|
發表於 2008-2-27 12:15:10
|
顯示全部樓層
原帖由 yhchang 於 2008-2-5 08:05 PM 發表
; N9 j1 ~# f* O5 _! `( F- [後續我朋友還有一些面試的經驗
" t6 Q2 d& W- |$ {面試者除了會問它 MOS剖面圖 LATCH-UP ESD之外* r6 j0 q7 Y" y
5 ^0 A2 {8 i9 g, I& K
還有問 電晶體工作的三個區域
4 @% [' r `6 G畫出 Id v.s Vgs , Id v.s Vds的曲線
- l% [8 S: c$ A/ I並且解釋 整條電流曲線的部份 各落在哪些區域9 v# ?& J/ @9 j
也有問MO ...
2 y& k1 q0 p# z0 h/ V. x0 {( T+ |1 m% H6 ~
遇到會問"畫出 Id v.s Vgs , Id v.s Vds的曲線", {" f6 D: h* |8 w: J1 \9 K
的主管,你心理就要有底了,他不會用你的,如果你有這種心態後你反問他
7 J# q( \, G7 W3 \. ]' u怎麼畫,叫他教教你,我想他也不見得畫得出來,他如果真的是layout主管
9 C" w4 T' i4 e9 x7 x: },這些曲線干layout 什麼關係,什麼時候會用到呢?? |
|