Chip123 科技應用創新平台
標題:
設計interdigital capacitor
[打印本頁]
作者:
newengineer
時間:
2007-9-20 12:24 AM
標題:
設計interdigital capacitor
要怎麼設計interdigital(指插型) capacitor ?
+ o# z* M- ~- ?& \+ ]3 u
我找到一個公式,代進去和模擬出來有2pF的誤差,
) X1 @0 o- o$ `' g: M
模擬的電容值我是看1MHz那一點的電容值為準!
9 Z! b; X* X2 t3 P. J8 f; s
5 W; k# u8 C- o2 U- ~1 y7 ]% i
有沒有任何更好的interdigital capaictor reference可以study !
& k, i4 s7 W7 i7 a
thanks all
作者:
adele
時間:
2007-9-21 12:12 PM
这个也不大懂，最近也碰到这样的问题。共同学习一下。
' J# C8 z, e4 ]5 V! u* H
我碰到的是这种电容用在vco里，电压对电容的大小有调节作用的。
3 E$ W/ P+ E5 _6 I
下面是找到的一个公式，是否有用？
; K% Z5 S+ E& ~# n7 ~2 I; R
9 C8 v8 r/ `, b5 U4 b
还有就是，是否这种电容的两端为黑色的两边，电容的大小仅跟距离相关吗，跟两端的电压没有关系？
5 f0 u$ Z2 j& Q5 q9 X
这种电容如果是用最上层金属（如M4)做的，那么它的下面是不是会需要M3,M2也以同样的方式连接以确保较好的性能呢？
作者:
adele
時間:
2008-5-26 04:39 PM
以前遗留的问题，再顶起来，大家来讨论讨论！
作者:
adele
時間:
2008-5-26 04:42 PM
TSMC90nm工艺似乎提供这种电容的model的,不知其他工艺下要用的话，如何自己建cell呢？
作者:
finster
時間:
2008-5-27 12:53 PM
建議你在使用公式計算時,一定要參考製程廠所提供的design rule來計算
6 q3 B& R G! c* r9 y
因為若是用metal to metal的寄生電容,每一家的製程廠的metal的寄生電容都不一樣,而且不同層的metal to metal也不一樣
1 V0 p4 `- `, Q
若沒有參考design rule,所計算出來的寄生電容的差距會頗大的
! \' Q6 k, Z. p' \
而且,還要考慮到mask誤差的問題
! Q. s. y/ C2 |4 k" O8 q
另外,若很疑惑所計算出來的寄生電容值,建議你可以先用layout畫一個metal to metal 電容的cell,然後再抽LPE,看看所計算出來的寄生電容和筆算的誤差有多少,如此一來可以更精確地知道差距
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2