Chip123 科技應用創新平台

標題: 有沒有人設計過DPWM？！ [打印本頁]

作者: tom7511030 時間: 2007-8-26 09:44 PM
標題: 有沒有人設計過DPWM？！
因為研究過PWM後！
目前小弟想著手設計一個8bit電壓控制DPWM。

1.delay line設計上需注意那些問題？
2.多工器設計上需注意那些問題？
3.dead time的作用？

作者: leempcst 時間: 2007-8-28 12:17 PM
我是做類比pwm控制ic的，你的第三個問題我幫你回答看看

3 .dead time 是使用在pwm裡，用來防止你的dc - dc converter 上的開關同時導通
如你的『q1』on 那你的『q2』就要off，這就要使用到dead time。且你所設計dead time時間長短
，跟你的效率有很大差異喔。

如有錯誤，很抱歉。

你可以到『ieee 』上找，有很多相關論文可看。

作者: finster 時間: 2007-9-5 11:20 PM
我沒有作過DPWM,但我大略回答一下你的問題

基本上delay line並不太複雜,但,它的時間要夠長,因為PWM的操作頻率並不高,假若是1MHz的操作頻率的話,那它一個週期為1usec,而一般的delay line均在nsec級的單位,而1n sec和1u sec共相差1000倍,所以,要能夠造出足夠長的delay line就變成是問題所在

多工器並不需要太特別,一般的即可

dead time己有大大介紹了,在此只補充一些
在IEEE中,有為數不少人發表要如何將dead time作成可"自動"調整的架構
原因無它,因為dead time會直接影響DC-DC的效率,而要評定DC-DC的performance最直觀的方式就是看效率,所以才會有不少人針對這點而發表不少改進方式
如果dead time過短,會造成PMOS和NMOS同時導通的危險情況,極有可能會造成瞬間電流過大而燒毀Power MOSFET的問題
如果dead time過長,容易造成不必要的效率損耗,且會使output電壓的反應時間過長而造成較大的output ripple
再者,如果Power MOSFET是外接的話,還要考慮不同廠商的Power MOSFET有不同的寄生效率,也會使其dead time有著不同的影響,所以,如何決定dead time就變成是一個很麻煩的課題

作者: kokokiki 時間: 2007-9-21 11:00 AM
我曾經做過DPWM,因為你提出的問題,和你使用的架構有關,且DPWM實現的架構有許多種,
你可能要先提出你的架構才有辦法回你的問題.

作者: yangbala 時間: 2007-10-12 12:20 PM
DPWM架構中，delay line又可分為2種，
一種是N bit就需要2^N個delay cell，且多工器為2^N:1，
另外一種是segment delay line (目前比較常用)

其實 DPWM架構有好幾種，
為什麼你要選擇delay line架構呢??

歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)