Chip123 科技應用創新平台

標題: 電阻layout時的溫度係數關係 [打印本頁]
作者: woo240    時間: 2007-7-30 05:48 PM
標題: 電阻layout時的溫度係數關係
請問電阻在佈局時的溫度關係TC與電壓係數VC要如何解釋呢?* _5 D, Y, m' i& z7 q: M
是這樣的，我現在正在做有關LAYOUT的專題，但是一遇到公式就不會
/ O" l: y: ?+ j  c老師給的PAPER中有給了TC與VC的公式8 E' x  C) f3 a" A8 \1 j6 [( x
但怎麼想就是想不出怎麼推導出這式子
0 z  P) }' R4 Y" L$ V9 J6 I4 P9 @, K: N# }
此外再問個專業用詞的問題，請問：! a, Q/ w9 l6 l3 m; i) y5 `
Silicided poly與unsilicided poly翻成中文要怎麼說呢？
* S8 T3 N; E- Z# i- F我查了很多的字典，跟線上翻譯，但都沒有結果
; U/ X5 |' w  d" g; F, _如果有layout上的達人請幫我一下" Z/ K- c. R1 x0 h
謝謝
作者: m851055    時間: 2007-7-30 08:33 PM
Silicided poly...silicon targe poly
1 J8 b% F* C' {$ U" t6 Hunsilicided poly...unsilicon targe Poly
- K: f1 _  j( u+ E# ^5 x) r/ A, y/ V- G* s2 @
tc1 First-order temperature coefficient. (Default: resistor model parameter tc1r; 0 if no model is specified.)6 _' H0 g+ s; _6 h" v
tc2 Second-order temperature coefficient. (Default: resistor model parameter tc2r; 0 if no model is specified.)3 W0 X, }+ v& u% ~) O" Q3 M4 {
vc1 voltage across the first capacitor
' t6 s; }1 r6 B& U5 ^vc2 voltage across the second capacitor* l/ f6 M( O* Z0 v# ^+ G
7 Z" Q8 X5 J0 N% X' \  N
A two-terminal resistor.7 s$ c, i; R6 o- M8 }: c* @
The resistance R is influenced by the temperature as follows:% M1 N' i8 C4 K
R = N (1 + AT + BT2)
# j* Z& |% x: zT = Ta – Tn
/ W/ _$ M3 ?6 J. @8 v1 L+ s2 fwhere N, A, B are device parameters described below; Ta (the “ambient” temperature) is set by the
1 j1 c- W0 p* ]6 J5 j.temp command; and Tn (the “nominal” temperature)
; C( @/ R$ @% ?8 N+ f
9 v+ J0 l% b( `6 m/ V3 W* |5 A, @4 O8 q2 a, _5 L8 X' a7 ~
This produces a resistor of resistance 30 kilohms at the nominal temperature tnom. If the temperature T
' ?& p# `# I% his different from tnom, the resistance is 30,000*(1+0.01*(T-tnom)+0.0001*(T-tnom)*(T-tnom)). For1 k' f4 N9 x+ Y- @. d
example, if the circuit temperature is 127 degrees and tnom is 27 degrees, the resistance is/ @2 l1 ?: [- T
30,000*(1+0.01*100+0.0001*100*100) = 90,000 Ohms.
9 g0 |. O4 j! I& f! C5 Z1 t# i3 |$ p  u  r% ~
[ 本帖最後由 m851055 於 2007-7-30 08:50 PM 編輯 ]
作者: sjhor    時間: 2007-7-31 09:15 AM
電阻的 layout 應該與溫度比較無關吧!!
! V( f* N. O( v, z- i& D: \跟電壓應該比較有關!!  但是需要考慮材質!!
. S# K+ F) s  b$ W) k9 c; Z" u像 "N+" ...... 等等要加上偏壓的情況, 才會有電壓與layout有關!!
: A# z1 M3 o7 S: F
  U$ Y9 U$ y, Y0 ]1 Z與溫度關西的 layout? 應該要看熱源吧!!
" \! o, |! ?8 v" R: L$ `這才是考慮電阻 layout 的住要原因吧!!!
作者: m851055    時間: 2007-7-31 08:58 PM
原帖由 sjhor 於 2007-7-31 09:15 AM 發表
+ @# {" p+ U, f8 \電阻的 layout 應該與溫度比較無關吧!!
8 v8 H  s  x( R$ |  Z* z跟電壓應該比較有關!!  但是需要考慮材質!!
* V0 v0 B( i. @, H& l! }像 "N+" ...... 等等要加上偏壓的情況, 才會有電壓與layout有關!!" A4 h) I  U! a* B, M7 U
$ C8 U3 e- G6 ]& B. \
與溫度關西的 layout? 應該要看熱源吧!!
7 W$ g' H+ S1 C% t這才是考慮電 ...
; a) G# i8 Q% ]$ n$ j( b
( U) g$ Q* \8 N" v
7 k5 o3 u7 H: S, K1 m. F
N+ resistor to 12V，so voltage is understand.
作者: woo240    時間: 2007-7-31 09:28 PM
感謝大家的回答，對我來說幫助很大# W; m, v$ O3 z7 X4 ~3 H; h
to m851055:
/ A4 {! x$ |! z　　請問這個例子用於.35製程也可以嗎?& Z3 j+ s- \! Z0 g8 D0 z* b1 f: {
      你說得我有一點了解了，3q
* `! Y8 V2 T7 h0 O: b- i9 A
1 |6 F$ P3 m0 D& t5 s請大家幫我看看以下的圖:
6 [- c7 O' Z& A, Q* R1 G; C: |& a7 U& X& {( \
  \4 o- l4 V; V+ o5 t( B
這就是我所說的公式，老師給我的東西我都只是翻出來，但卻不懂
8 V3 X# w8 E. w3 T& n% f# |. a# ^就連例題也是懵懂懵懂，有找過書，但是並沒有看到這樣的公式，請大家指導指導2 O( `8 W  U( s

6 L4 C  L. m2 f# r+ ^! s" V: e[ 本帖最後由 woo240 於 2007-7-31 09:30 PM 編輯 ]
作者: m851055    時間: 2007-7-31 10:57 PM
foundary 廠通用公式，一定可以用。
# {+ Q9 t: l( c( a
- Q" \& ~) M9 Z! W另外你所貼的圖找半導體物理的書就有了，我以前也推導過(在大一時)，現在在業界都沒用過。0 _& K& _' r, j+ o5 f' S

" f5 a- R  X8 _3 @; \+ J# R! r) \& w, L. B還有你說"翻出來"不懂是甚麼意思。
作者: sjhor    時間: 2007-8-1 09:35 AM
標題: 回復 #5 woo240 的帖子
TC  和  VC 的物理定性公式是如此沒有錯!!
1 Y0 s$ n6 A# R/ F$ T# X  d
- S) i; j5 _1 }3 ]" H' M. P2 {) E製程廠提供的 TC, TC^2, .....  VC, VC^2, ........4 y: q2 F% _1 I3 `* H9 R$ {
這些值都已經算出!!
7 T: N% H' G3 @" {  a& a  p  O) t" @從圖中得知 TC=1000ppm, VC unkonw.  
3 y1 ~! x$ b+ P' N但已經提示  VC 是 所有可用的電阻中  是最佳的  所以放心去用的意思吧!!
作者: woo240    時間: 2007-8-2 10:53 AM
標題: 回復 #7 sjhor 的帖子 #m851055的帖子
to m851055:" \! i8 g: W( [& b
   我指的翻是把英文翻成中文的意思
  u/ l$ w7 K. U: c   因為老師給的都是英文paper
7 Z' n8 Z0 n! K* S$ Y% y8 b3 `
( Z8 ], Q7 B! Nto sjhor:
3 C$ g; j3 I' V: c     這是說以poly來話電阻的話VC是最低的是嗎?( W. }4 y- w5 {6 V7 b
     那如果以別的層次來畫VC是不是會不一樣?
作者: sjhor    時間: 2007-8-2 12:21 PM
標題: 回復 #8 woo240 的帖子
你可以看一下你使用的製程之 SPICE Model 或是他的 Electronic Design Rule% \7 k8 I- e( ^3 \) {
他們應該就會描述!!) ~2 `# x- E/ J/ l
你可以依你的需求來做判斷!!. m' H% g0 Z$ K* Y4 C$ l
因為製程的不同  這些也都會有所差異!!
4 \4 l  I6 E& }+ z  ~) S& u8 G! V% {8 w1 I% p) L# H
每一種材料的電阻其  VC/TC 都不相同!!
4 j) }. i  E3 v% Y+ u4 b正系數或者是負係數  也有所差異!!
- A9 t0 H8 s- a# @2 S+ s1 [看製程廠給的資料比較準!!* G- Q8 D, ]. k$ H9 _
' O4 g6 p- V  y! _7 s6 q
[ 本帖最後由 sjhor 於 2007-8-2 12:23 PM 編輯 ]
作者: woo240    時間: 2007-8-8 09:46 PM
謝謝各位的幫忙4 }) o( k9 N8 Y+ y) F3 S
已經有了初步的了解了
4 r) I+ B4 O" |) r! e這種東西自己找書真的會找到翻的



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2