Chip123 科技應用創新平台

標題: 關於ucf file [打印本頁]
作者: handwin    時間: 2007-5-23 11:12 AM
標題: 關於ucf file
最近遇到一個問題     寫了一個簡單的除頻器   然後輸出四個波型    功能驗證  ok
* Y9 E6 e! ~% M# ~; K- K但是如果我先assign pin location 的話     合成及實做後的時序驗證  就會沒有輸出
6 x! {9 H  P) d2 H9 b" j反之   我不assign的話   讓ISE自行去實作      則 時序驗證就會通過       + S* v* A% t; S) q
請問這會是什麼原因       新手一個      謝謝大家幫忙    對了  我的device是  
, Z/ A9 K! q+ t9 wspartan3 XC3S200 TQ208
作者: handwin    時間: 2007-5-23 12:04 PM
標題: 回復 #1 handwin 的帖子
不好意思 剛剛忘了列出  時序驗證的錯誤訊息+ U7 ]1 S0 T' t0 ^) b! ~; e

* g1 L! p0 A" g# A# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
- Y1 s4 U4 \4 Y# ~+ O8 T) p#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_4\
  ^4 P3 D, V) ~" p* L6 K: G. U# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004899 ps, posedge CLK:20005139 ps, 990 ps );
- F2 W0 z1 a6 ~& l* c0 x3 x8 n6 J#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_1\( O2 ^$ ?9 J, Y! I( o* j( p
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
; X3 T# d1 t8 @#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_2\; H. g; i7 q& ^9 j- q5 G
# ** Error: C:/simprims/X_SFF.v(94): $setup( negedge SRST &&& (srst_clk_enable == 1):20004547 ps, posedge CLK:20005139 ps, 990 ps );
- k+ X3 J& h* c#    Time: 20005139 ps  Iteration: 2  Instance: /stimulus/top1/\gen1/CNT_3\' l; P% z3 V1 \) r& n0 b" r6 `0 J

9 F& @) I. x6 y- P0 I& ~. \+ }9 v% }! H- p1 j3 W& D& p

/ H& V$ }7 w# h, P4 r3 l  L; d. `' b會這樣大概是什麼原因呢?
作者: masonchung    時間: 2007-5-23 11:43 PM
請確認一下自己assign 的 pin location 是否在同一個區域& l) N0 o  U# X" [1 ~' A, G
看起來是 setup time的問題
作者: jason_lin    時間: 2007-5-25 12:22 AM
標題: 回復 #2 handwin 的帖子
最好是把UCF file貼上來看看^^
. d; k: x- v9 x; j這樣比較好找問題,看起來是Timing的問題,要知道你怎麼下限制的.
" q! k9 ?' d( H' b  T
作者: handwin    時間: 2007-5-25 10:51 AM
謝謝兩位大大的協助     問題已經解決了       是我自己沒將全部訊號給reset  改了以後   post simulation就可以過了
2 f! `% U! j4 t9 y8 B& G- ?" q' D. L
但是又出現另一個問題,    我在上述程式燒錄在spartan3 XC3S400上     用示波器看  結果都沒問題# p8 M# L& z. T( n+ ]

; R  e0 \% v. c$ N. S5 |+ h不過當我將程式環境改在spartan3 XC3S200上   可以合成也可以實作    但是做 post simulation  就又出現上述訊息了  還有我沒有下timing ( Z  M  z; |" B3 w7 i/ d

) @; r* Y3 ^, ?' }4 j. Qconstraint  我的ucf如下4 n) D: S8 u2 ^. x& Q
- x. ?. t; r: `# z  @: a' T2 d
#PACE: Start of Constraints generated by PACE3 h- M+ p3 T# d% m( g+ r

: D0 s1 @; c& p3 X$ y( X; a#PACE: Start of PACE I/O Pin Assignments* K5 R2 G5 G+ Q( K
NET "CLK"  LOC = "P155"  ;* g* B5 I2 [! ~% @6 E
NET "CLK_N"  LOC = "P149"  ;
2 d# J  F- m# X( i1 u' @7 V# s& TNET "CLK_P"  LOC = "P147"  ;. R( N6 R, r: J+ Y- X& w9 s
NET "RESET_B"  LOC = "P152"  ;( Q$ K: h& P; `$ G6 x3 a
NET "RST"  LOC = "P144"  ;
9 O% _- T; H5 P6 k5 rNET "STV"  LOC = "P141"  ;
* G7 E1 D3 f, x; d4 p
" ?3 k2 E8 y& x: a$ H#PACE: Start of PACE Area Constraints
" G6 A) V, _' o# [& X+ a5 |4 _( j1 x4 T8 G
#PACE: Start of PACE Prohibit Constraints3 r  K  z7 M1 p8 n1 {1 d( x. V5 g

0 H8 Y) ^: y8 P#PACE: End of Constraints generated by PACE, N% n: M/ K  @* |+ N) Z+ l

$ Z% P/ U5 u. A6 _順便請問一下版大   您說的pin assign到同一區是什麼意思    因為我必須將接腳都assign到rsds接腳那邊  不知道這有影響嗎?0 v+ Q) q6 _4 O" f0 @% k
                                                                                                                                    
# q6 M; `; y3 C4 L( J+ z謝謝
; |/ Z, d. \# b
, J+ S, o/ u! O% T$ |[ 本帖最後由 handwin 於 2007-5-25 10:52 AM 編輯 ]
作者: handwin    時間: 2007-5-25 11:32 AM
不好意思     忘了po xc3s200上  我assign的腳位了5 U( |6 Z( C2 c3 `; `* U3 I( b6 c1 K4 m
. M( B4 H. G, E$ t7 X) H
#PACE: Start of Constraints generated by PACE+ r% e2 }7 b; {  y) v: T/ o- e
" ]& I( m  Y( V# w) v
#PACE: Start of PACE I/O Pin Assignments
! E: D! h( a4 c$ INET "CLK"  LOC = "P105"  ;$ i/ g7 C4 p* `; j- J: R# E" G
NET "CLK_N"  LOC = "P97"  ;
. @- S, J& M, A7 F. lNET "CLK_P"  LOC = "P96"  ;* H% m* e7 c9 q2 Z
NET "RESET_B"  LOC = "P104"  ;& E2 L, [& a+ z0 I3 I7 ~
NET "RST"  LOC = "P100"  ;4 k3 F4 _4 H$ L; s
NET "STV"  LOC = "P99"  ;& u" I3 a0 q8 z$ l

6 Y  n# Q$ N. @# a* e#PACE: Start of PACE Area Constraints! V, k8 V. Y: q6 N

  t0 F. b0 R( A) A8 P; i2 f#PACE: Start of PACE Prohibit Constraints9 D- l8 G2 ^, l8 N; H
0 c+ @- D4 H9 r3 g4 N" p0 d
#PACE: End of Constraints generated by PACE
作者: handwin    時間: 2007-5-25 11:37 AM
不好意思     忘了po xc3s200上  我assign的腳位了! I( a0 `+ J( ]2 ^6 X% E
& @( p5 i" s- W3 `8 s" ?9 T6 n
#PACE: Start of Constraints generated by PACE! M9 T, g( X# p: }2 @
' I/ e6 l; a' C( E* o
#PACE: Start of PACE I/O Pin Assignments
) X2 e; y1 I( fNET "CLK"  LOC = "P105"  ;
1 \- @' j2 D9 @) v: l: x* bNET "CLK_N"  LOC = "P97"  ;5 g' r* E# @1 H" k6 p2 q
NET "CLK_P"  LOC = "P96"  ;
" B" D- Q& V5 l$ ^/ L1 ?5 W1 dNET "RESET_B"  LOC = "P104"  ;+ Q  }( S( a3 U6 J
NET "RST"  LOC = "P100"  ;' Y3 M+ o* U, w2 q8 c' Z& J! N
NET "STV"  LOC = "P99"  ;& X" q  C9 C- o- n' x
2 V4 S$ d, E- Z# _5 g% Q- g. Z" R
#PACE: Start of PACE Area Constraints
& R' z& i# \: y& ?. m! f- e5 ]7 r' U9 w1 o
#PACE: Start of PACE Prohibit Constraints6 b& x3 W5 H& w; ]$ }( B
- I. U; ]% Z% j1 H6 Y) q
#PACE: End of Constraints generated by PACE



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2