# h- e& `8 n8 D, d0 C. f該框架運用了數位訊號處理（DSP）硬體與在Altera® Cyclone® IV和Cyclone V FPGA中的軟式嵌入CPU功能，並可用於Altera的Cyclone® V SoC FPGA中的硬式處理器子系統（HPS）的雙重ARM® Cortex™-A9 MPCore™處理器，以提供靈活性與最佳化的硬體／軟體分隔，可幫助設計人員符合他們特定的端點應用效能需求。 % n9 W3 e$ _) q' l) J( D 5 H6 W- G7 x/ m8 oAltera工業事業部資深經理Christoph Fritsch表示：「Altera馬達控制開發框架將透過結合Altera具靈活性與效能的低成本矽晶片，搭配具生產力的系統層級設計流程，為馬達控制應用帶來理想的高效能、單晶片驅動器的真實呈現。透過提供整合式馬達控制解決方案，包括工具、IP、開發板與設計法則，結合我們的工業乙太網路與功能性安全產品，設計人員可以快速地建立差異化的驅動平台，也可以輕易地擴展，以滿足發展中與未來系統的需求。」) v# J" @0 p5 n4 U% \
$ g0 K4 _% `* A0 R0 D* J* ~5 i
馬達控制框架可透過提供系統層級開發環境，以最大化設計人員的生產力，允許設計人員使用高階的軟體演算法則進行系統管理，並整合了在FPGA中實行具加速性、低延遲控制迴路的高階控制功能。該框架支援採用模型架構的設計法則，可在MATLAB/Simulink中對DSP需求甚高的馬達控制迴路進行開發，像是一些可在現場導向控制中發現的實行方式，均可在FPGA中最佳化地映射到協同處理器，並透過Altera的DSP Builder與Qsys系統層級設計工具，來無縫地達成與整合式處理器中執行的軟體進行整合。9 A# p. ]; [2 l$ Z3 `4 F
3 ?- J' s) p% l9 k6 O供貨現況+ e9 y) Q0 K' r6 Y6 A' W
Altera馬達控制開發框架將於2012年12月供貨。作者: sophiew 時間: 2013-2-27 01:48 PM 標題: Altera和台積公司繼續長期合作 2013年2月26日，台灣——Altera公司（NASDAQ：ALTR）和台積公司（TSMC）（TWSE：2330、NYSE：TSM）今天再次強調雙方將繼續長期合作，為FPGA創新設立新里程碑。台積公司是Altera的主要晶圓代工廠，提供多種製程技術實現Altera的系列產品，包括，即將上市的20 nm產品、現有的主流產品，以及傳統的長壽命週期零組件等。 W9 t$ g( \$ X$ E M2 x- K1 V* X 8 X" a! K( ^) c, S1 {! TAltera在開發下一代製程技術產品上與台積公司進行了深入合作。Altera的下一代主要產品系列採用了台積公司的高性能價格比20SoC製程，以最佳化功率消耗和性能，雙方將實現多項重大產品和技術創新。Altera會繼續在其可訂製產品系列中採用未來的台積公司製程技術，以滿足各類終端應用的性能、頻寬和功率效益需求。 & m8 G0 N) f, V3 B 4 T8 S6 h) D& y6 L; }Altera公司總裁、執行長暨董事長 John Daane評論表示：「在我們長達20年的合作中，Altera與台積公司在業界樹立了多項里程碑，這對雙方都非常有益。台積公司仍然是我們未來產品開發最重要的合作夥伴。我們期望繼續密切合作，聯合開發下一代產品技術。」8 K+ ^* v/ u0 i4 r
7 k1 o4 b/ y1 ?5 s. s2 X) x
台積公司董事長暨執行長張忠謀博士補充表示：「長久以來，Altera公司與台積公司合作無間，已經為無晶圓廠及專業積體電路製造服務公司之間互相扶持，成長茁壯，進而在半導體產業中展現堅強實力的合作模式樹立了典範，倘若沒有Altera公司如此優異的客戶做為夥伴，台積公司無法成就今日的地位，因此，我堅信雙方未來的夥伴關係勢必益形鞏固且蓬勃發展。」作者: amatom 時間: 2013-7-16 02:12 PM
Baseband Software Engineer , t+ l# ~. Y8 s/ g0 y4 P + d8 | O6 v: ~# D8 U2 h6 O" l公 司：A famous IC company8 i1 l. |9 L( P& Z! \9 q- J
工作地点：北京 ' a; S5 u. i6 k( m! c4 F# [* O0 H 6 k/ N3 `6 V# I职位描述) h' f: P9 l# z5 \
System requirement capture 0 |( ^9 I" V+ A4 v! E! o
Matlab Modeling and Simulation ) X9 Y! S; c/ S# ` G N, w Architecture design 1 o* a" a& t. J) s2 l5 B
Block level design and implementation ) B- j7 O& J: U% M/ U' f
Integration, Debugging and Testing - m, ]$ K! }; _ o9 [; a0 D
integration with upper layer software - {1 x" e" t! {5 w
7 I/ W% q# T* I4 V
职位要求' C+ s4 L: R: o$ v7 B* c/ G
Bachelor’s degree or above in Communications, Electronic or computer Engineering 5 P6 M1 n$ s, p
At least 4 years (for Bachelor degree) or 2 years (for Master degree) of relevant working experiences 3 f! \9 B/ ?9 w8 R2 M( z
Familiar with mobile communication principle, Experienced in C/Assemly and/or VHDL/Verilog ! Z7 I3 }, \# R! @/ o- k
Implementation experience in DSP and FPGA is preferred 8 V a! p* D9 i5 `* ]2 k0 u7 t Development experience in TD-LTE, FDD-LTE, TD-SCDMA, and/or WCDMA preferred * u6 O0 [$ m5 S/ o8 B. {/ k
Good team work spirit作者: ranica 時間: 2013-8-16 01:37 PM
Senior Applications Engineer – Processors* Y* ` }+ d6 `+ M* b( @5 Q
2 o y' i8 `+ ?; D公 司：A famous IC company3 M4 g$ l6 v' u+ f5 ]' h
工作地点：上海 . p7 x5 V1 g1 z$ o5 c0 `& x+ l6 Q! K6 h
Key Accountabilities & Y* V" H. E( ]3 F+ H% N* `3 p' ?Work with ARM Processor design teams and Compute Subsystem teams to gain in-depth knowledge of our IPs, their micro-architecture and their application in an SoC design $ ^& X3 Z) F4 j! ^$ `Provide feedback to the IP design teams on potential product improvements & enhancements ! p6 o e: b/ Q; b$ K8 d( s* \
Participate in big-LITTLE™ technology design projects and enablement activities 1 a' x, C9 o5 a# hWork with our Services Division to ensure that quality support and training is being deployed to the satisfaction of our lead partners * e& q9 W2 K' j4 t/ zPrepare and maintain material for lead partner support including training materials, white papers and application notes) K% M' W1 ]0 K
Work directly with lead partners delivering training, support and hands-on system design assistance to ensure that their goals are achieved. ! Y6 S; t6 [/ m3 X4 ]0 s : T6 R7 S {4 D. W+ l, D3 _& `Education & Qualifications " ]. ^* ]3 f {% X2 z% a- CQualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or other relevant technical discipline.作者: ranica 時間: 2013-8-16 01:37 PM
Essential Technical / Professional Skills : F' I. T1 b9 q' e+ r7-10 years of SoC design experience with strong understanding of microprocessors, ideally latest XX processor cores 3 W1 b# K( o4 W9 {+ rKnowledge of various system IP blocks such as interconnect, memory controller, interrupt controller etc and experience in building a performance optimized design with necessary trade-off considerations 8 l Y, D2 h6 u! m) nExperience or knowledge of FPGA or ASIC design, simulation and/or verification techniques, including RTL coding and simulation, in Verilog or VHDL : ~8 D- r3 Z7 sUnderstanding of FPGA or ASIC implementation flows (synthesis, scan insertion, layout) ' h! ^! s4 _) ~3 j2 {
A good understanding of the interaction between software and hardware 9 W" i2 U" ?6 n' |. W4 H" @0 t
Knowledge of low power design methodologies 0 P4 A' {* W. o. l- h
Experience of working closely with customers, providing technical support and training : W0 A+ c( D& p2 P2 U4 z
Ability to think under pressure, especially in front of customers and to provide logical and accurate problem analysis 7 P1 k8 Z, Y8 jGood spoken and written English 0 R/ B( y; |9 ]( L
5 s/ m' M2 ?4 v, CDesirable Skills & Experience * f& ?4 v' O8 iExposure to multiple EDA tools for front-end design and simulation & y" N( _, C' h1 B: E; B" PKnowledge of XX technology, culture and the business model ( D5 W4 V# Z! w3 Z% C
Understanding of XX system architectures and end market applications 3 c- C1 X) B' y. e4 `5 VKnowledge and experience in working with XX big-LITTLE™ technology. ! j: Y% g, {# t' v e2 f7 i; m
: n4 ^5 T$ x8 V2 G) ^) O# W
Personal Requirements # l" f" O- k; K: Q' DExcellent communication skills: listening, understanding and persuading % w/ n. U5 S" g' y. V. F# G6 FHighly self-motivated with the ability to effectively work alone as well as in a team ! O2 F6 _0 |& G; \& M; I' Q
Must have the desire and ability to solve problems quickly. , {/ s( \2 x/ s5 ]) N. `7 BDemonstrate a positive attitude and respect for all members of the team 8 h5 v: E* V6 WBe motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success7 x. f) r! b, m% {
Willingness to travel including US, UK, India and China, spending significant periods of time on customer sites and for learning trips.作者: amatom 時間: 2013-9-12 10:11 AM 標題: Xilinx與業界夥伴啟動All Programmable Abstractions計畫 協助更多設計人員並大幅提升15倍設計生產力; G7 i" d5 N* J
賽靈思啟動此一結合軟體、模型、平台和IP式設計環境為一體的設計抽象化計畫， 致力滿足系統和軟硬體開發人員的需求 " f. Z" [- |) W' N P9 v$ B1 }[attach]18777[/attach]+ Q* L, E) c( x4 |
- s% z# D$ }$ F! T' n. b
All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX) 宣佈啟動All Programmable Abstractions計畫，協助硬體設計人員提升生產力，並讓系統和軟體開發人員能直接運用All Programmable FPGA、SoC和 3D IC。賽靈思與產業聯盟計畫成員MathWorks®和National Instruments® (國家儀器)現在皆可支援結合各種軟體、模型、平台和IP式的設計環境。這些環境藉由先進的自動化技術支援高階的圖形和C、C++、SystemC等文字程式語言；不久後也將能支援OpenCL®，而自動化技術能針對程式語言的執行作業進行最佳化。這些軟體和系統級的編程抽象化方法補足了各種以硬體為主的IP整合和C語言設計的編程抽象化；就複雜的FPGA和SoC開發而言，系統編程抽象化的開發時程和傳統的RTL設計流程相比，速度提升了15倍以上。. ]; |5 b( u0 L3 n- x" \& {
# q0 y, _( ^( I& ^$ l: O# A/ n5 w1 {* O賽靈思設計方法資深行銷總監Tom Feist表示：「我們為系統設計人員擴充抽象層的數量和種類，不僅協助目前的硬體客戶提升生產力，更讓系統和軟體工程師能直接運用All Programmable FPGA、SoC和3D IC進行編程。」作者: amatom 時間: 2013-9-12 10:13 AM
加速硬體設計9 y) M' ?% U% o+ A
) r% M6 k) Z; a為加速在All Programmable元件中進行高度整合的複雜設計，賽靈思推出了Vivado® IP Integrator (IPI)，可透過Vivado高階合成(Vivado HLS)技術加速整合客戶IP、Xilinx LogiCORE™和 SmartCORE™ IP、第三方IP、MathWorks採用賽靈思System Generator的Simulink設計與C/C++和System C合成IP。 ) e' |2 I2 ~; }) E5 O( V+ ^: F" K2 ?. o4 n: b G& m
Ganinspeed公司軟體和FPGA部門總監Ties Bos表示：「Vivado IPI和HLS的結合對Ganinspeed新一代有線架構產品的開發而言非常可貴，讓我們得以透過以軟體為主的完全IP架構加快全新服務的開發。這種結合各種編程抽象化的方法可讓我們利用C++開發各種演算法，快速整合最終的IP，而且比RTL設計流程節省15倍以上的開發成本。」! o# N6 v5 E& T5 @( f/ O# |7 K& P, M
]- [, t. ^1 `4 K% ~, T
Vivado IPI採用ARM® AXI互聯技術和針對IP封裝的IP-XACT元數據等業界標準，可針對採用賽靈思All Programmable解決方案的設計與提供智慧型自動建構校正功能進行最佳化。當嵌入式設計團隊決定採用Zynq™-7000 All Programmable SoC進行設計後，能使用更快的方法來辨識、重用和整合鎖定雙核心ARM處理系統和高效能FPGA架構的軟硬體IP。. g. [3 K- p- H
- @/ N$ N! L9 c0 M- D加速系統級設計- j, I) E6 Q3 v; N
+ V/ w' w6 l5 [$ a: Z
系統工程師偏愛用C/C++/SystemC、OpenCL、MathWorks MATLAB與 Simulink，以及NI LabVIEW™等編程語言的抽象化方法為現今更智慧型系統 (smarter system) 的軟硬體製作模型。賽靈思和其聯盟計畫成員協助設計團隊直接執行這些演算法，且不必對執行細節有所顧慮。作者: amatom 時間: 2013-9-12 10:13 AM
MathWorks已在其R2013b版本中針對Zynq-7000 All Programmable SoC元件發佈了全新設計流程指南，提供軟體開發人員和硬體設計工程師用MATLAB 和 Simulink的環境編寫他們的演算法和建立模型，也可分割設計中的軟體和硬體，在賽靈思的目標設計平台自動進行鎖定應用、整合、除錯和測試哪些模型。這項功能以MathWorks廣泛的特定應用工具套件函式庫和穩固的嵌入式軟硬體程式碼編程技術為基礎，協助使用者驗證並將系統效能最佳化，進而讓更多開發人員在設計中運用業界第一款All Programmable SoC，並充分發揮其優勢。 : p6 Y8 S! B- i7 E: U( i, x+ G" a- x4 {8 P6 l
嵌入式系統設計人員使用LabVIEW 和 NI® 的可重配置 I/O (RIO) 硬體將傳統的RTL設計的複雜度進行高層次的抽象化，免除了因部署目標應用建置作業系統、驅動程式和中介軟體等曠日廢時的作業。國家儀器為嵌入式設計建置了一個平台式的方案，其中包括了現成、可重新配置的硬體和直覺式的圖形程式介面；只要點擊一下，NI LabVIEW 2013開發環境即可在NI的目標應用上進行編譯、除錯和部署各種為處理器或可編程邏輯編寫的應用程式，且支援多款賽靈思All Programmable元件。NI為其超過60個可部置目標應用的平台選用賽靈思All Programmable SoCs 和 FPGA做為RIO運算核心。 1 _% {8 A+ T3 F0 Z1 t R$ `- M) j
& u! f6 d( x K# ?. J* Z# Y賽靈思與多家早期採用的客戶合作開發一個全新的系統級異質平行編程環境，可支援軟體的編程、系統驗證、除錯和自動執行C/C++ 和 OpenCL程式語言。全新且完善的Eclipse™環境將提供適用於特定市場的函式庫，可大幅提升設計生產力。此設計流程專為系統設計師、軟體應用程式開發人員和需要平行運算架構的嵌入式設計人員量身打造，讓他們透過簡易的方法即可提升系統效能、降低系統物料清單(BOM)成本、減少整體功耗，並可追趕上ASSP、DSP和GPU的開發時間。# a0 }2 [: w* D/ G
9 A4 e6 r4 N' E5 a( s" U8 f加速軟體設計 # M$ M+ g4 w2 O ` ~% Y6 H+ b/ s
賽靈思All Programmable Abstractions也可加快Zynq-7000 All Programmable SoC 和 MicroBlaze™處理器的軟體開發。賽靈思已開發了一個名為Quick Emulator (QEMU)的開放原始碼虛擬機器，可模擬系統的各種軟硬體介面，能提早在系統開發前期即能完成軟體開發，可帶來更高的生產力和持續不斷的軟硬整合驗證。 : a* V3 L" A9 D; Q" O8 B0 T# j4 y5 C3 k, P o3 o# Y7 F
此外，賽靈思也與Cadence公司合作，鎖定賽靈思的Zynq-7000 All Programmable SoC提供虛擬化系統平台，可同時進行軟硬體開發，大幅節省開發成本和縮短產品上市時程。設計團隊一起運用這些虛擬化環境和賽靈思開發套件(SDK)，可將系統開發時程提前數月。作者: ranica 時間: 2013-10-31 01:52 PM
Sr System Manager , a! Y. ?4 r9 d. b- r% e+ Q( Q8 s- B# a6 W+ f: w& N! ]2 X3 E" Y
公 司：A famous IC company9 ~- D+ A% k8 S* R
工作地点：上海- p: |2 D7 S9 V7 `- K
! {: e5 n1 d% Y
Responsibilities - w6 h$ S( B( O' d7 H; h6 D) A5 R& ?% ^1.Manage a team with functions of FPGA-based design prototyping, pre/post-silicon validation, engineering/testing board development, ARM cortex-M processors based firmware development 3 R; c& s; f6 g1 @1 P. t. o
2.Communicate to management, other functional teams and customers in an multi-site, international environment ' t4 i+ w- S% U S3.Hands-on knowledge in the system/board/firmware field and be able to help the team members 4 F. ^ t$ K& Z% P9 s $ |) X, e K# e/ u9 V% e x6 o5 }Mandatory Skills 4 A8 `: J$ r4 v# B5 a2 {
1. Fluency in English (both Oral and writing) and communication skill is essential for this position " I1 U' `* a5 ^# b9 [: N
2. Good board design knowledge and experience in an IC engineering context 9 D) ]3 H2 j' s9 E9 H* k$ G3 v# X
3. FPGA based emulation system and flow - j5 N, s! K) P4 ~6 ?% I) \- Y4. Embedded system and firmware 3 l7 {0 V9 ~- d. \* e# W; u5. Good understanding of computer interfaces and instrument control (USB, UART, GPIB etc)作者: ranica 時間: 2013-10-31 01:52 PM
Preferred Skills 1 R. h6 v1 B2 l
1. Digital signal processing knowledge 3 k* C! v# ~2 g* e; G; r- t
2. Algorithm development 4 Z' a/ m+ o, g2 S; R3. Product definition/Specification 7 y. L& z0 m' d. {# D8 ^4. Analog/Mixed signal measurement and characterization : U" ~$ n4 i8 e, t5. Smart meter design and application 6 w! w' y4 F" D5 V8 f1 Y/ L$ a
3 T9 ?9 a; A' v$ b$ _: xEducation ( f7 ?. D1 U* M# z9 P% q7 Q4 W8 m
Master Degree of Electrical Engineering, Computer Science or Control system : A: @" s9 T% T( c2 K" p
. v5 D0 k8 _2 l2 |. Q
Experience ; s4 J: Z/ ?4 c: Z) @, e6 ^1.10+ years of working experience in the high-tech industry. $ @6 o8 f5 Q( i0 K) y" I: d
2.At least 3 years of experience in an international company, or oversea working experience. & c: ~7 _$ i9 o% ]. B/ H* M3.At least 3 years of experience in a management or supervisor position % \9 E6 O# S" h+ z+ _
4.Experience in embedded system development $ k' p: o! W% I7 t5.Experience in system validation作者: ranica 時間: 2014-2-14 01:46 PM
Xilinx攜手Xylon推出logiADAK車載駕駛輔助系統套件 打造多達六個攝影機之系統設計 ; q# V; i3 ^ IlogiADAK Zynq-7000 All Programmable SoC車載駕駛輔助套件包含特定應用軟體、參考設計及加速IP整合 5 a6 K2 i3 p- n' n! n' [; v
) h- `: X+ F+ k5 `5 ^* _ 美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX)與Xylon公司今天宣佈推出logiADAK Zynq®-7000 All Programmable SoC車載駕駛輔助套件。這款套件由賽靈思和Xylon、Embedded Vision Systems (eVS)及Digital Design Corporation (DDC)等產業合作夥伴共同研發，可讓汽車製造商和一線車載電子供應商擁有加速和簡化開發先進駕駛輔助系統 (ADAS)的能力，同時可讓系統擁有多達六個攝影機。賽靈思將於2月25至27日假德國紐倫堡舉辦的Embedded World大會展示logiADAK車載駕駛輔助套件，展示攤位編號為Stand 1-205。 : V5 X" E* P+ T/ e; n1 C. G) D9 H; M9 h; e
加強功能後的車載駕駛輔助套件是一套可立即使用的開發平台，其中包含了特定應用軟體和完整的參考設計。這些參考設計可用作快速測試車輛安裝和展示作業，其客製化參考設計具備評估IP核心，以及為攝影機式ADAS打造的完整設計架構，可將更多客戶開發的軟體或IP型功能簡易地整合到系統中。 3 s( w/ b7 K: g# k 8 A1 Y/ [; d' l7 |" O% w 以Xilinx® Zynq®-7000 All Programmable SoC為設計基礎的logiADAK平台可提供各種即時效能的功能，並能超越AEC-Q100認證條件以符合車載用途對溫度和品質的嚴峻要求。已通過完全資格驗證的Xilinx 汽車 (XA) Zynq-7000 All Programmable SoC產品，現已接受客戶訂單。作者: ranica 時間: 2014-2-14 01:47 PM
logiADAK車載駕駛輔助套件可加快開發的ADAS應用包括： . J; o& J8 z# ?) o4 a, X0 } W( O- f( \* k
· 採用多逹六個攝影機的360度全景3D和鳥瞰檢視模式，可加快更大型商用和特殊用途車輛之開發作業 9 H9 d( _0 j8 o ?( [· 具備多種客製化檢視模式的後視攝影機，包括多個行人偵測指示器" g* b& E5 X& H3 _- z6 S3 T
· 偵測行人和車輛的前方防撞攝影機 ) |* l7 F# Q# u2 l* C· 車道偏離警示 6 B6 n/ r+ D" n· 採用光學流演算的盲點偵測 + V; g5 z4 Z( _* P# b% o) b, e# l ^$ c, s, i
賽靈思公司車用部門總監Nick DiFiore表示：「我們與車用產業體系的合作夥伴共同協助系統設計師快速、有效地開發具備多個攝影機的系統。可支援多達六個100萬像素攝影機的功能對較大型的車輛而言必不可缺，更遑論可在單一解決方案中結合全景式前方防撞攝影機或更多輔助功能對車載系統設計的重要性。」 ; N) ]# M6 S# K6 Q+ R& |) D1 ^- q
( p* N5 X$ z/ @- B Xylon公司創辦人暨執行長Davor Kovačec表示：「這款以Xilinx Zynq-7000 All Programmable SoC為基礎並針對即時ADAS進行最佳化的開發平台，可讓汽車製造商及其電子零件供應商藉由這款高效能、可重新編程SoC整合他們自家的軟硬體IP，打造各種獨特並具差異化功能的駕駛輔助應用。」作者: ranica 時間: 2014-2-14 01:47 PM
Zynq-7000 All Programmable SoC 緊密結合了內建ARM® dual-core Cortex™-A9 MPCore™處理系統的賽靈思領先業界的7系列FPGA技術，可快速開發高度整合、智慧型、最佳化和高靈活度的軟硬體ADAS。 & q& h6 v2 _7 x+ w0 m x
8 p- l- d; a( o3 b& f3 ?8 Z出貨時程 9 S( a C5 B; F5 D- Q2 _3 w, _0 P! }8 y) o
logiADAK Zynq-7000 All Programmable SoC車載駕駛輔助套件現已由賽靈思聯盟計畫 (Xilinx Alliance Program)優質設計服務供應商夥伴Xylon提供, F$ g* j: h8 {3 @) n
6 `* r: ~; y" r# J
關於Xylon & j; d! }0 |- X' l( f4 b: J % e- o( r8 E+ U4 f$ ^ 專注於各種FPGA設計的Xylon公司成立於1995年，同時也是嵌入式影像、影音和網路等領域的優異IP供應商。欲了解更多Xylon相關資訊，請瀏覽www.logicbricks.com網站。作者: amatom 時間: 2014-2-24 01:12 PM
美高森美新款安全啟動參考設計實現用於嵌入式系統 以FPGA為基礎的可信根(Root-of-Trust)解決方案1 a! H- i' X2 x0 ]# ~
新產品使處理器能夠安全啟動並將信任擴展至所連接的系統" q/ _/ f# {) o+ r t
& x1 i9 h, F' J. Q: g
功率、安全性、可靠度和效能差異化半導體解決方案的領先供應商美高森美公司(Microsemi Corporation，紐約納斯達克交易所代號：MSCC)針對嵌入式微處理器推出全新以FPGA為基礎的安全啟動參考設計，這款新型參考設計採用了其主流SmartFusion®2 SoC FPGA中的先進安全特性，以便在嵌入式系統中安全地啟動任何應用處理器，並且確保處理器代碼在執行期間是可信任的。這樣，在安全啟動的處理器上運行的應用程式便可以將信任擴展到其系統和其它所連接的系統中。 * o5 u2 t9 f9 Z( `7 F$ I . ~1 I9 n0 Z+ V; J美高森美行銷總監Tim Morin表示：“美高森美將繼續擴展其安全性產品的陣容，並且克服越來越具有關鍵性的可信任計算挑戰。今天只有很少的處理器可以安全地啟動，因此是不可信任的，然而我們卻面對前所未有的巨大威脅，尤其是隨著業界在越來越具關鍵性的應用中使用嵌入式處理器產品，例如汽車駕駛輔助、製程的控制和自動化，以及新興物聯網中的超連接世界(hyper-connected world)。美高森美的創新參考設計藉由確保所有系統處理器皆執行經過認證的代碼，在最基本的層級上保護這些系統和應用，減少使用者的風險及限制暴露在這些風險中。”- m, L% ?& q$ G* F
3 E- F4 [( C1 q i如果沒有安全的啟動過程，任何嵌入式系統上的代碼執行在定義上都是不可信任的。不可信任的系統會為公司的品牌帶來風險，將公司暴露於契約式責任(contractual liability)的風險中，在某些情況下，甚至還會導致生命上的損失。美高森美的參考設計實施了“信任鏈” (chain of trust) 流程。在啟動過程的每個階段直到上層的應用層，每一後續的啟動階段都要經過先前信任代碼的驗證之後，才允許進一步執行更多的代碼。作者: amatom 時間: 2014-2-24 01:12 PM
安全啟動參考設計的主要特性; R [3 a! N" [: U" |) p6 n
/ N. A# _4 J: m, c1 U/ u美高森美的參考設計採用了SmartFusion2 SoC FPGA器件，這款FPGA提供了多項先進的安全特性，包括片上振盪器、密碼服務加速器、安全密匙儲存、一個真正的亂數產生器、儲存在安全的嵌入式快閃記憶體(eNVM)中的片上啟動代碼，以及可實現快速外部處理器安全啟動的快速串列周邊介面(SPI)快閃記憶體模擬。這些器件還具有比其它FPGA器件更強健的設計安全性，並包含使用來自Cryptography Research Incorporated (CRI)授權技術的差分功率分析(DPA) 防禦攻擊措施。& E3 v: l- h- {* W' H
& c3 R( W7 M- U; m) S' n+ g1 ?這款參考設計還提供了美高森美的WhiteboxCRYPTO™安全產品的公共實例，通過複雜的加密密匙代數分解和強大的模糊處理，能夠在純文字環境中傳輸對稱的加密密匙。圖形使用者介面(GUI)器件可讓用戶將用於後續程式設計操作的應用代碼加密到 SPI快閃記憶體中，並在主處理器中進行解密，然後執行。此外，美高森美還提供一份完整的使用者指南，以協 助開發人員在其嵌入式系統中實施安全啟動功能。 + y4 [, x# [! B& K& G4 N, R: U: l% T* j$ ]0 T7 J7 o% x& y
與其他150K 邏輯單元(logic element, LE)下的5G SERDES-based FPGA相比，SmartFusion2器件的高度整合可提供最低的總體系統成本，同時改善了可靠性，大幅降低功率，並有系統地保護客戶寶貴的設計IP。 ! T5 ^( c% C$ M8 s& y& N ) j2 M: O5 c1 m( [美高森美安全產品組合" @- T l* l4 A& J! g: ~* \
- e8 L: T T2 c ?9 h7 j2 i
無論何時何地，美高森美在資料收集、通信或處理，以及數據精確性、可用性和真實性方面都提供不可妥協的安全性。十多年來，美高森美的安全專家一直在提供資訊保證(information assurance, IA)和防篡改(anti-tamper, AT)解決方案和服務，以加強對關鍵性程式設計資訊和技術的保護。美高森美的安全產品獲美國聯邦政府單位和商業用戶用於那些有高度電子安全需求的應用領域，包括財務、數位版權管理、遊戲、工業自動化和醫療。美高森美的安全解決方案產品組合包括FPGA、SoC產品、密碼解決方案、TRRUST™-Stor 固態硬碟(SSD)、智慧財產權(IP)和韌體。此外，美高森美還在其可信任的器件內提供一系列全面的安全相關服務，以及設計、組裝、封裝和測試服務。 ) H) Z9 G: I- q- b& {- y0 V' Y# _$ l2 w6 N6 f& e8 P5 D
美高森美現已供應SmartFusion2 SoC FPGA的安全啟動參考設計，也計畫要為ARM、英特爾和飛思卡爾等製造商的應用處理器提供安全啟動參考設計。作者: ranica 時間: 2014-3-7 01:18 PM
FPGA应用开发工程师 + C+ H/ v; N, L3 | N2 G公 司：A famous IC company * a! l% ?/ P0 P+ o* `工作地点：上海 4 @* k6 x' G% d! Z" r2 G " N$ I3 F9 _$ e( x% ]' o$ m职位描述： / }% k ^' l7 U: ~' b- b1、负责项目中FPGA 部分的方案设计,主要针对视频图像数据处理。 6 e6 b. F) w! q/ g0 t8 z9 Q2、负责FPGA选型及相关电路的设计和调试； 4 R' t6 ?3 d/ L e. S. D+ i3、负责FPGA的代码编写和维护； . Y: Z4 ~- _% V: c
4、负责FPGA的仿真和调试； - R \. n7 Z7 X. @1 n: M
5、负责部分嵌入式软件开发工作。 {0 L1 N% I7 p; M; S
% V ^$ @; e2 d# j* ?9 K
任职要求： + R o9 ?: o7 A) e
1、本科及以上学历，微电子、通信、计算机相关专业，具有两年以上的FPGA开发经验； m E S( Q7 i2、精通Verilog语言和FPGA设计流程； r; `2 `, U8 K$ ^6 f3 ]+ r% ?8 [3、有独立开发过FPGA模块或者项目的经验； ) V, b7 S* B2 w. @6 p- D" p4、能独立完成中型FPGA模块的设计,代码编写和后期仿真调试； : r2 C& D0 d5 G7 W5、有图像处理及图像增强的项目经验者优先； 9 j4 L' W2 |0 {6、有C/C++语言开发经验者优先。作者: ritaliu0604 時間: 2014-3-13 07:40 AM
全新Xilinx參考設計方案為客戶提供業界唯一4x100G OTN轉發器及2x100G OTN交換應用單晶片解決方案' t' P k/ k# [# t; u* g/ v
具備軟體API和高度最佳化OTN SmartCORE IP完整評估平台，能加速高頻寬OTN應用從開發到部署進程 + b3 ?- u+ A d& a
+ y) t" _$ K. D" I9 ~7 q4 G 美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX)於2014年光纖通訊展覽及研討會 (OFC 2014 )中宣布，推出可為客戶提供4x100G OTN轉發器及2x100G OTN交換應用單晶片解決方案的全新參考設計，其結合了賽靈思All Programmable 3D IC和 SmartCORE™ IP，提供功能完整的設計與產品升級評估平台，以滿足客戶各種需要高度差異化和高頻寬要求的OTN應用。賽靈思 (攤位編號：3245) 將於3月11日至13日在美國舊金山舉辦的OFC大展中展示這項最新技術。 ( E' Z( @# n. A" D- U3 A: {
* M' q, o0 y7 \8 u* h8 k. s
賽靈思有線通訊部門總監Gilles Garcia表示：「我們全新的OTN參考設計可滿足現今多重100G OTN應用對於低延遲率、高整合度和高效能的需求。賽靈思提供業界獨一無二的單晶片400G OTN解決方案，而且我們結合了全新參考設計的評估平台，在產品開發的前端就能為設計人員提供極為關鍵的先發優勢，以提升生產力和縮短產品的上市時程。」 8 y+ m) H5 G/ O5 N4 i1 O( s5 c' O7 g3 v6 Z
全新的OTN參考設計方案可在賽靈思Virtex®-7 VC730 3D IC OTN目標平台進行評估。這些參考設計包括一組完整而且不受作業系統限制的軟體API，可簡化和加速All Programmable Smarter Networks的設計： 9 N# U% Y$ V) M# j" ]8 k1 ~* _5 M! D + S6 F. C4 @( I0 z3 U· 內建4x100G轉發器之單顆Virtex-7 1140T 3D IC─ 此款參考設計展示了全球首款單晶片400G解決方案。4x100G轉發器設計運用一個通用的控制平面 (control plane)管理四個100G串流，而每個100G串流支援內含統計資料的GFEC研發電路板、一個可執行單元、路徑和串聯連接監控的傳輸負載處理器，以及一個簡單易用的圖形使用介面 (GUI)，以估算錯誤和效能數據。; v. H! q+ F& z8 ^' U$ C
/ H! W2 U% S7 r公 司：A famous IC company 1 l, k* K4 k S) t* u, n工作地点：上海6 l& p8 k5 Z& G, X2 J, ?8 ]
7 N; c7 U2 [( J8 w2 }/ E0 X
Duties 2 s: l1 N9 t7 |6 S9 L; bWork with internal and external customers to understand product requirements. P* w5 P! P0 a7 }* y' l- GCreate critical silicon technologies to meet the product requirements. 1 I- q! w3 }4 _/ G
Work out critical design flows and methodologies to execute implementation flawlessly. ! w& J* ]: t+ X2 W' f# zDesign and deliver final design through multiple stages like specification, micro-architecture, IP development, RTL coding, verification, logic synthesis, DFT, timing convergence, as well as helping on physical implementation.3 {. b0 r9 [1 t# X* x
Complete full documentation. / K) i5 |% b+ l3 B! b$ F+ k+ l$ P$ aHelp and mentor junior engineers.作者: ranica 時間: 2014-7-16 08:22 AM
Job Requirements: / m L. B7 i2 u1 O
Solid understanding of all SoC chip development stages is required. 7 F, H0 O; E& v/ ~& ?' I7 {Hands-on Experience with complex SoC design flow is required. 8 e. k" l# X- J, d
Hands-on Experience with RTL coding, simulation, verification is required. $ L) q1 ^7 `! b0 t( ]. YExperience with DFT and timing tools is preferred. 8 s- e) j: [$ e9 l2 Z" qExperience with ARM platform is preferred. . v. @9 @$ e* j: S. E1 oExperience with low power design flow is preferred. & {7 _2 ~( S$ aExperience with system verilog is preferred. : t! p# {% q: E, B; WGood organization and documentation abilities 9 G* c, v5 \% h vMS in Electrical Engineering and Computer Science with 4 years of experience in SoC design作者: sophiew 時間: 2014-7-25 10:56 AM
Job Title hysical Design Engineer 8 V. {# G: G5 X- ^) lJob Category :IC Digital Design 3 z; x7 c7 _6 s% M( i R6 S/ ]- JLocation : Singapore & E9 U6 D7 _, L$ [7 h$ l. I0 HJob Type : Permanent/ I" u; e5 Y, G" Q1 S5 Z
Job Description: 9 ` D( s4 {7 ~5 k$ I) E# U4 n" sLooking for Physical Design Engineer (Technical Consultant) in a company offering hands on experience and international exposure. 4 T0 C/ j9 p w . v' { t1 B! z$ a& A |Responsibilities: / `/ G. D! j& _# O% aTo take full ownership of the Back-end Design, from netlist to GDS II 7 A+ j! t* ^& u, o3 V; \( E, T& _' IAble to handle the process - synthesis, scan insertion, floorplanning, critical path timing analysis 6 ]6 l! n; {& e% ~5 ~; rManage the steps - place & route, equivalence check and STA( A0 H8 Y5 I3 j- I* o. w2 x0 V4 ~
Perform the physical verification upto signoff - LVS/ DRC8 ]1 Q: n) [$ f
' e: o9 o7 H) x2 wRequirements: ( I: r- w) R4 Y+ {* G! ^) W" ? nMinimum 3 years experience in a hands on Physical Design role7 D* e1 Q- Q' S3 z* _" N8 A
Handled full responsibility of STA, floorplanning, CTS and placement $ S) R) C# ~* `+ ~Well versed in ICC Synopsys/ Encounter/ Calibre5 H* [' @3 Y2 K% ?" P0 q
Bachelor in Electronics, Master in Electronics preferred7 W; Y( I- _' ]2 e2 ?6 u; q
Dynamic, highly motivated individual with a positive attitude and strong desire to be successful C5 C. N( W! Z1 X' e2 F2 y% tSingaporeans / PRs only- v5 q# m6 P, e7 G' w& y" C
5 day week, Mon to Fri 9:00 AM to 6.00 PM% a' g Z* D' x. ~* Y! v8 @: u
Fixed salary package - with attractive benefits ' P$ ~6 n# p; z7 SRelocation support provided作者: sophiew 時間: 2014-7-25 10:57 AM
Job Title : Senior Physical Design Engineer 2 s' P; H& [' C S9 \) {Job Category :IC Digital Design 5 I P4 g# z+ u7 t" qLocation : Singapore 6 o9 A' N. s: b% m, t. CJob Type : Permanent3 {4 h0 m* t( o0 k& z$ H4 a
Job Description:; S! ]! `2 ?7 C U3 }" D2 O: Z
Looking for Physical Design Engineer (Technical Consultant) in a company offering hands on experience and excellent exposure. ; ?, m' D: D0 E1 ]$ P/ `0 L 6 `2 A# C' d5 c# v3 ~ dResponsibilities:( e5 p5 t& S& S& d% ]8 \
To take full ownership of the Back-end Design of complex chips, from netlist to GDS II y) _# I0 i2 _) g* C! ]3 ~Able to handle the process - synthesis, scan insertion, floorplanning, critical path timing analysis' X7 _; G; ?6 E. [$ B/ e3 i: p
Manage the steps - place & route, equivalence check and STA , m7 ]7 n/ }) ?$ a& t x& BPerform the physical verification upto signoff - LVS/ DRC) Y0 O8 n0 q, z6 B p- b
I1 f$ \& _6 k o. F+ f: o) z- w
Requirements: a- L1 o/ b7 Y+ f/ z& }0 O8 y
Minimum 6 years experience in a hands on Physical Design role7 y3 ^) b2 X. d- X0 T
Handled full responsibility of STA, floorplanning, CTS and placement ' w. `0 i2 |' ~ ?5 Z4 xWell versed in ICC Synopsys/ Encounter/ Calibre * {0 d* p& a9 @2 L9 Y' n# z; |Bachelor in Electronics, Master in Electronics preferred ; j, g# f- w4 f% O# C6 j9 f nDynamic, highly motivated individual with a positive attitude and strong desire to be successful . d& b7 g/ v8 F7 m: fSingaporeans / PRs only5 [, n+ s4 E$ d3 s" u: k5 ~- s9 a
5 day week, Mon to Fri 9:00 AM to 6.00 PM 2 _3 {0 {9 t+ s) i7 `6 T2 yFixed salary package - with attractive performance incentive, i" s# Q* T+ z9 n5 L
Relocation support provided作者: ranica 時間: 2014-8-15 01:50 PM
芯片设计工程师0 x& H$ @4 n: g2 K3 Y' o
! B* i5 U4 H7 Z* h/ c' S) S( V9 `公 司：A chip design company 1 _/ M2 n$ U( q) M工作地点：深圳8 ^/ v7 P, G+ J8 w- l
: I; g1 p7 S* y9 _' _: I
岗位职责： b1 t+ j- d- A
1.芯片模块的设计与验证； 2 u2 j0 t1 _% G: \+ C$ Y 2.独立完成模块级结构设计，RTL实现以及相关验证工作； 6 i" o! B6 Y9 ?9 z' e, T 3.参与FPGA系统调试和验证； + w' y4 M' \: i5 n- \9 K 4.参与芯片设计整个流程。/ U8 i" T6 E; @+ N, P, }% }. s
+ b# C6 J, W. i
岗位要求： ( G' {6 S7 ` e. O7 j 1．大学及以上教育水平，电子类专业 ; y" l, X/ n, `7 y
2．熟悉数字集成电路前端设计与流程 % q" S( h/ b9 |; E
3．有数字集成电路设计与验证经验 ' g( n5 |! L* U& Q& P' u! z 4．团队合作精神作者: ranica 時間: 2014-9-16 02:06 PM
FPGA工程师 3 `$ h0 t* {+ R# F公 司：A famous IC company 5 R' [3 K6 i1 r) ]工作地点：上海 % d2 b) f( ?) i0 c: N& U2 I 8 B2 h/ r% e* D7 y& D( d" r- R; ?# p9 L& ?岗位职责： " r2 g% ^5 I; c! ~0 ^. x; F+ o
1、负责各种FPGA原型平台的搭建、调试与维护 9 Q) ~* k5 d/ g3 N$ {, m/ E9 h- y
2、根据项目需求，承担各种IP和SOC芯片的FPGA验证 ( D' N( w2 k( m( F* a: p
3、设计芯片项目的原型平台，协助软件工程师完成底层驱动编写、系统移植等 7 H8 w0 l! Z3 u" f8 ~) y: v " h) y9 c1 n- m/ F! D" r# V$ H职位要求： , b: |7 q/ F; m! D9 z( r1.大学本科及以上学历，电子、通信、计算机或微电子专业； & _, x6 ?3 H6 ? r5 E- B
2.有扎实的数字电路基础，熟悉Verilog等硬件描述语言的编程； 2 x& R/ S8 s: ^: B5 w
3.有一定的嵌入式软件开发和板级硬件电路设计基础； ( @* ]3 L) X2 M4.1~2年的FPGA相关工作经验； ! N2 G) F9 f/ f5 [- R5.具有较强的学习能力、沟通能力和良好的团队合作精神； 6 u) \4 R' V. D' C6.有大型SOC芯片的FPGA平台开发者优先考虑。作者: tk02561 時間: 2014-10-2 10:55 AM 標題: Xilinx與中興大學成立聯合實驗室 啟用揭牌 [attach]20454[/attach] 4 O) j0 R5 [7 j2 e中興大學電機系與美國晶片設計大廠賽靈思（Xilinx）公司9月22日合作成立「Xilinx中興大學電機系孟堯晶片中心聯合實驗室」，由興大校長長李德財（左3）、美商賽靈思台灣區總經理王漢傑（右3）、一元素科技董事長吳志偉（右2）共同揭牌啟用。 " a1 N" v! f5 D+ W. B3 Q" D' ]1 n7 \! Z: [6 W: W. @
(20141001 18:32:56)國立中興大學電機系與美國晶片設計大廠賽靈思（Xilinx）公司合作成立聯合實驗室，9月22日下午由興大校長長李德財、美商賽靈思台灣區總經理王漢傑、一元素科技公司董事長吳志偉，共同為「Xilinx/中興大學電機系孟堯晶片中心聯合實驗室」啟用揭牌，興大工學院院長薛富盛、興大電機系主任歐陽彥杰與興大孟堯晶片中心主任賴永康以及多位貴賓、師生皆出席與會，期許為國內培育IC設計人才。作者: tk02561 時間: 2014-10-2 10:55 AM
興大表示，全球可編程邏輯解決方案領導廠商賽靈思公司及一元素科技股份有限公司，為提升國內電機工程教育與人才培訓，強化產學合作，由賽靈思公司贈與興大電機系價值千萬的FPGA開發系統，由一元素科技提供實驗室教學必要之技術支援與諮詢，為國內產業培育創意前瞻的IC設計人才。 6 X* A8 {9 e5 H0 d: _8 B. W" f; a4 B% Y; a
未來興大學生可在聯合實驗室內，將電機應用領域之想法，經由軟硬體設計及設計流程，並透過FPGA實現予以整合，除了對理論作有系統的瞭解外，也能針對IC設計工程實務設計作實際的操作，擴充學生在IC設計實務設計上的技能，整合理論與實務。0 i O: I/ L3 P4 j! h5 h
; a( b9 ~3 P7 u4 Z% q' m% N中興大學電機系孟堯晶片中心是中台灣地區唯一的大學晶片設計中心，積極進行晶片設計研究及人才培育，並獲得許多新竹科學園區產業界青睞，並與電子科技公司進行建教合作計畫，投入各項晶片開發設計工作。此外，孟堯晶片中心長期與國研院國家晶片系統(CIC)中心合作，因此在寒、暑假時，會有國家晶片系統中心多門的訓練課程在此開設，方便中部地區的學子能就近的上課。孟堯晶片中心提供優良環境，加上電機系師生共同致力於各類晶片的設計與研究，中興大學的晶片設計技術日益精進，因此常有國內外學者、學生至本中心進行參訪以及學術上的交流。 6 N* v" S' B0 \! |. O $ i, V& u0 Q; U1 h9 p# g賽靈思是世界商用FPGA（可程式設計邏輯閘陣列）產品的主要生產商，目前的國際市場佔有率一半以上，該公司的大學計畫（XUP）為全世界多所知名大學提供先進的PLD產品和服務，不僅包括軟體工具，還提供免費培訓、高品質技術支援和課程開發援助。 6 S+ \7 p9 s& t* R * t9 [5 G5 D& M0 R0 H5 J! u訊息來源：國立中興大學作者: engineer 時間: 2015-8-9 09:20 AM
FPGA for prototype verification only. After that, IC will follow.
:* g0 `$ J6 U% I. s- s, H1 M
我是覺得如果把商業上主流應用當成必然! _) K7 [, B, P7 Q6 Z, r: x7 A u9 y8 f. S
Tensilica 可自訂 cpu 執行指令 達到特定運用最佳化* h0 d; W7 \8 {) m4 Q
我想數位的運用界線
hysical Design Engineer