Chip123 科技應用創新平台
標題:
Verilog電路編碼的問題
[打印本頁]
作者:
i543421
時間:
2009-1-7 06:59 PM
標題:
Verilog電路編碼的問題
各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。
8 b3 t( r- f% b9 C; U
" P& G# Z c. P5 X ^2 N+ e
1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree
/ Y( i+ t' L" X' S9 z
5 u/ v- t6 A/ K2 L4 }
2)A 16-bit Ladner-Fischer adder.
作者:
masonchung
時間:
2009-1-7 08:29 PM
應該先知道這兩種電路的實際架構 才能用 verilog coding 出來
+ C1 J1 E& z3 @$ h0 n/ n [. b
/ S4 L* w; s2 r* s* _
[
本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯
]
作者:
johndoedie
時間:
2009-2-3 10:45 AM
標題:
建議先去圖書館找書
先了解實際電路才有辦法實現
! c7 ?; x0 {, M1 Z* K
! v* R2 Y' x+ G, L
推薦以下兩本
: I: {3 y( N# A2 k& y8 x
4 x- L$ ?5 @4 q& G7 K& |
Computer Arithmetic: Algorithms and Hardware Designs
2 e8 ^& i2 t+ F1 C" T2 @
by Behtooz Parhami
$ d. g0 ~& @3 h: V$ ^! A
( x; n) } J$ q' p& i
Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
/ {: ?2 p& P: O1 X5 v2 i" I
by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2