Chip123 科技應用創新平台
標題:
求助关于GCPMOS管的版图
[打印本頁]
作者:
scy8080
時間:
2008-12-18 02:24 PM
標題:
求助关于GCPMOS管的版图
如果GCNMOS管做电源的CLAMP电路，drain连接到电源上，source连接到地，很好理解，drain到POLY距离拉大，能减少电源电流对poly的冲击
/ J. f" V$ M( g% i0 W4 z3 \
而对于GCPMOS管做电源的CLAMP电路，drain(到POLY的距离更大的有源区）是否也应该连到电源哪？
4 p* I/ X; A5 `+ H7 |3 D6 T
谢谢
作者:
ritafung
時間:
2008-12-18 06:05 PM
你是否想用GCNMOS? 我們很少用PMOS 通電,因為它的BJT gain是很低
) e- e* b. G" Z" P$ D
如果是用NMOS的話,drain 是連接到power, source 是連接到ground.
作者:
semico_ljj
時間:
2008-12-18 06:08 PM
GCPMOS比较费面积！画小了不起作用
作者:
scy8080
時間:
2008-12-19 09:28 AM
我现在用得这个工艺，foundry推荐用GCPMOS的，但是不知道版图上drain和source怎么处理？
/ c1 t% i H$ G6 Q0 q' `
# q4 _' X) Y6 q$ A' ]) Q
[
本帖最後由 scy8080 於 2008-12-19 09:52 AM 編輯
]
作者:
semico_ljj
時間:
2008-12-19 04:25 PM
就像GCNMOS一样处理吧！
作者:
scy8080
時間:
2008-12-19 05:07 PM
drain(到POLY的距离更大的有源区）是连到电源还是连接到地好？能否给个解释？谢谢
作者:
ritafung
時間:
2008-12-29 05:23 PM
drain是要連到正電源 (assume product 沒有負電壓), body / source 就連接到 VSS
) Q( @5 O7 x1 n
當正ESD pulse打到正電源,它會透過NMOS內的parasitic BJT把電流流到 grounded pin
作者:
scy8080
時間:
2009-1-4 03:10 PM
我想知道的是PMOS管的情况！！！
4 u4 v( c2 c- o% u9 }4 I9 a; q. ^
# \& C+ y+ N! ^8 D
对于反相器，通常情况，我们认为pMOS管连到电源的有源区为source,连接到输出的为漏；
' {! R: R: l" G+ v: j) z
- p7 l. x% U5 t# n5 B
GCNMOS的clamp电路，drain连接到正电源，body/source接到VSS,正ESD pulse打到电源，NMOS的寄生BJT导通使ESD电流到地 pin，
- }7 Q8 }* l! E! u5 u. v
而对于GCPMOS管的clamp电路，应该如何考虑？
作者:
ritafung
時間:
2009-1-10 12:37 AM
我想是這樣子吧~
4 e) ]9 T& f$ \; p2 ?
NWell Process + Psub, NWell 便要連接到正電源,PMOS drain連接地pin
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2