Chip123 科技應用創新平台
標題:
layout 設計風格之討論！
[打印本頁]
作者:
alai
時間:
2008-12-11 02:45 PM
標題:
layout 設計風格之討論！
layout人員拿到一個電路以後，應該如何布局電路呢（我只指一個模塊）
3 c+ I$ y( v! U2 x, |3 R
4 k2 z% k/ ~. C) U& r
我喜歡把PMOS和NMOS各放一排，PMOS放在上面，而NMOS放在下面。電源和和底線呈上下平行走線。這樣似乎比較浪費面積。匹配管子比較偏好交叉二維匹配。
$ |+ T3 h, J" r! ?2 Q
2 X2 X2 @9 ] d6 T1 j) T7 I
各位大大，你們是怎么布局的呢？
作者:
alai
時間:
2008-12-11 02:47 PM
請大家說說自己的風格。討論各種方法的優缺點。
作者:
pcroyalhoo
時間:
2008-12-17 07:41 PM
標題:
回復 1# 的帖子
應該先看看是類比電路還是數位電路吧?
+ I b! E3 x) @0 X% x
: W7 b' G6 b; a! F( a; e
如果是邏輯電路 PMOS NMOS分別放上下兩排
3 Y7 A8 Y9 f+ y, M2 k7 w
這我也是這樣做
I) t" A1 n8 w3 e/ K5 i; b
: U* m5 Z1 ?) n
類比電路就不一定了
作者:
alai
時間:
2008-12-18 10:48 AM
咋都沒有人討論？？？？？？？？？？？？？
作者:
hlbecky
時間:
2008-12-18 12:43 PM
我觉得Digital和Analog差别还是比较大的！
! c% L' G+ h% x* A6 W# B# C
Digital主要是size方面比较优先考虑
% |' w/ S( F: F% g! j" I
0 Y+ O, n0 K, O: F
Analog主要是性能和匹配方面要优先考虑
作者:
小包
時間:
2008-12-24 05:23 PM
我lay的是analog ic，我習慣先lay 重要的mos（p/n），接著擺重要mos上面或下面的current mirror，最後再擺switch mos或logic gate。一邊擺一邊想訊號怎麼走，power路徑等等。當然最後都會是一個很漂亮的方形。
作者:
semico_ljj
時間:
2008-12-24 08:37 PM
標題:
回復 6# 的帖子
,很不错！
作者:
alai
時間:
2008-12-25 12:52 PM
標題:
回復 6# 的帖子
有段时间就这个问题有点困惑，6楼兄弟给我了点启发！不错。
作者:
laker１０１
時間:
2008-12-26 08:11 PM
標題:
感恩
贊哦∼
# e0 Z% B; ~2 J+ T
感覺真是收穫良多
) b4 y+ }% U* i
謝謝各位大大無私的奉獻贊哦∼
$ l3 W0 T( q. t% O( Q J- y1 [ E
感覺真是收穫良多
% ^* F3 b, {, b& a5 @1 e# Z
謝謝各位大大無私的奉獻
作者:
ritafung
時間:
2008-12-29 05:38 PM
標題:
回復 6# 的帖子
完全同意...
. B" U5 O% W, \7 d! A5 A0 U
還有我會留意所有的well, diffusion 是不是足夠,而且最好是矩形
+ l( m$ p; T& b! ^: k
再看看metal 上的via 是不是足夠,多加一點可以對yield 有點幫助
作者:
extrc
時間:
2009-2-3 03:20 PM
謝謝6樓大大這麼好的見解。
( `$ n( Q* L! \0 I
進layout界快滿2年，總覺得自己還是原地踏步…
4 _6 s4 n+ A! @+ g2 V3 x
有時想起來挺慌的。
作者:
semico_ljj
時間:
2009-2-3 04:11 PM
多做项目才行！多看产品也行
作者:
ling06
時間:
2009-2-9 05:01 PM
是啊,我进入Layout行业也快一年了,感觉自己进步的很小,每次看到人家的布局,就感觉自己画的太刺了.
作者:
CM168899
時間:
2009-2-11 03:36 PM
看電路的複雜度 先做好floor plan 儘量做成方型 才是 layout 王道呀!!
作者:
semico_ljj
時間:
2009-3-5 09:41 AM
学会合理布局才算是入门，要知道自己为什么这么布局，好处在哪，还有什么要改进的地方，能说出一二三来，就算有进步了
作者:
siting
時間:
2009-3-5 10:55 AM
真是好觀念
# R2 K( m! o9 p2 W% E
先劃重要的mos再劃current mirror其他留最後
/ q4 z3 _, K. L0 s9 D1 E6 E
不過通常結果大概都是pmos在一起,nmos在一起
" V5 c" _4 v: [- M# j- e9 \) @
所以我以前總會有analog layout與digital layout plane
; H; Q! w }/ s, c- Z
很像的感覺,現在離清它們不同之處了
作者:
netspriti
時間:
2009-4-23 03:09 PM
會先了解POWER LINE的路徑走向為何
5 H5 C( A8 J9 B- A
再來擺放MOS即接線
: _5 m1 T0 {( v2 I4 P! `
或許有些籠統
! F/ o4 |. P q& n
因為我LAY的是DIGITAL
5 E9 `; h. n8 s
所以了~~~盡量壓空間就是了
+ L, t0 W. _+ V$ I% g! h
當然最後還是要成矩形
作者:
clarkhuang
時間:
2009-4-23 10:17 PM
贊同六樓大大所言
2 N6 x5 x" n9 m; J+ ?# d/ Y/ Z
. _, f4 M- ]) D4 C' J- W/ a
analog ic，我習慣先lay 重要的mos（p/n），接著擺重要mos上面或下面的current mirror，最後再擺switch mos或logic gate。一邊擺一邊想訊號怎麼走，power路徑等等。當然最後都會是一個很漂亮的方形。
作者:
karenchen
時間:
2009-7-20 12:02 PM
我是會先看整各TOP電路的關連， 想POWER LINE 要怎樣走，接著跟六樓樓主差不多，也事先把一些 current mirror 或是需要common centroid 的MOS 先畫，燃後在慢慢擺上一些比較不需要注意對稱或是偏數位的電路上去，先考量效應跟連接的關係再考慮面積(類比電路)，
作者:
ychchip
時間:
2009-7-20 03:19 PM
如IC過大, 需與其他人共同合作的話, "界面"與訊號可能要先定義清楚較佳.
- X4 j2 Z3 Y) B& Y
確實, analog layout 不能清一色要求面積小, sensitive path, cross talk, match, and isolation 要優先考慮...
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2
,很不错！ 
