原帖由 alab307 於 2008-10-30 12:24 AM 發表
當IP>IN時候 OUT = "H"
此時N3 "ON", 會多抽一個電流from P29
所以此時輸入differential pair不是對稱的9 S" W4 D% \8 B2 y1 y4 h
當IP必須要小IN夠多才會使OUT反向變成"L"
就是所謂的遲滯
原帖由 antonyhan 於 2008-11-22 12:28 AM 發表 6 ^$ V) B( _* V4 ` M% X4 p
) u8 c3 J9 f+ r7 V1 F# ^. N
如果一開始N3飽和導通 則N2必有電流流過 導通* ^9 S1 u3 f* i6 A1 P6 _9 n
如果一開始N3截止 則N3的DRAIN電平為低 這樣N2還是導通的
請問一下是怎麽囘事 而且IP
原帖由 alab307 於 2008-10-30 12:24 AM 發表 3 T( w7 B8 {) [6 J
當IP>IN時候 OUT = "H"
此時N3 "ON", 會多抽一個電流from P29' Q0 G5 ?- o3 s( U
所以此時輸入differential pair不是對稱的
當IP必須要小IN夠多才會使OUT反向變成"L"
就是所謂的遲滯
原帖由 122013137 於 2008-11-26 10:26 AM 發表 % K: J7 d6 d9 a$ e2 i
6 s8 s) b$ o) I: o0 p
应该是如果一開始N3截止 則N3的DRAIN電平為高 這樣N2的漏是低
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) | Powered by Discuz! X3.2 |