Chip123 科技應用創新平台
標題:
如何實現layout
[打印本頁]
作者:
deg326
時間:
2008-10-24 11:35 AM
標題:
如何實現layout
請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?
作者:
man52013142002
時間:
2008-10-24 11:51 AM
沒辦法吧
' k3 W7 }6 _7 j4 A
" e8 B: e! p0 U4 V; ?
不是違法電性
: u! H& W5 J N, r6 s) W) J
9 [8 p: O: ?' a6 }( {" m8 i
我是這麼認為啦
" {! k9 a: ]0 X5 E) R+ i
/ Q9 Z8 P0 C+ P( x
可能有錯誤=.=+
作者:
yalon
時間:
2008-10-24 12:32 PM
Dear deg326 :
% C% e' C5 G" t3 x* S0 R# |
你要把 nmos 的 pwell 跟 P-sub 隔開,
$ q( n: G" y; W' j* ]
Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).
% V, t- A3 p1 n- u4 f5 L0 Q
1 a- r. S5 X# e. n
如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.
( }% d- ^7 e" J4 s. e
2 i; @6 s9 l4 v7 l
共勉.
$ `% r7 _8 D& L+ C [% G
作者:
deg326
時間:
2008-10-24 02:52 PM
感謝各位大大的回答，小弟要的答案已找到= =+ 。
+ G: R; f8 n! _$ i. c7 E5 W5 N
在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。
作者:
skeepy
時間:
2008-10-26 11:43 AM
很多製程不是都有ISO NMOS提供給使用，
! {2 J% X O7 q: W5 k- u
這樣NMOS的S%B就可以不用接GND。
作者:
deg326
時間:
2008-10-27 10:23 AM
標題:
回復 5# 的帖子
小弟剛找了一下
# U, j& h1 X& s) L2 Y- i# T
lvs檔中並無iso
9 k% f8 {) {, M" h$ h
不過還是感謝大大提供這訊息
2 r7 J0 \8 |9 q, b% Q
至少以後要這樣做的話
, g4 j; ]1 T& l/ u% S1 T. [
可以有個概念
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2
