Chip123 科技應用創新平台

標題: 如何量測op之noise對頻率的波形圖和一個op的輸出擺幅？ [打印本頁]
作者: bancroft    時間: 2008-8-27 11:17 PM
標題: 如何量測op之noise對頻率的波形圖和一個op的輸出擺幅？
最近在看op的paper，: H. r1 v9 O7 Q( B% ?3 V
有看到noise level(VN(Hz))對Frequency(Hz)的作圖，0 v! c$ ^4 A' N) _3 V
noise level應該主要是thermal noise、flicker noise所造成的，' W7 Y9 m8 I" G8 z/ G: A* G& o* ]$ B3 i6 e
而其單位是寫（VN（Hz）），是代表著什麼意思？也就是他是怎麼定義這個noise level？* p9 z8 R& h. o9 Q4 U
而且不太清楚說Hspice語法要怎麼下，才能跑出noise對於頻率的關係圖？
0 Z( g, w  q2 B
! ]0 p, @. t# a. E7 H另外還想問說關於op的最大輸出擺幅，要如何量測？' }5 F; K# f& U
% M- C8 s5 S) I+ ^1 W) K5 ^% j4 I
麻煩各位指導了，謝謝！！
作者: YuanII    時間: 2008-8-30 12:58 AM
輸出甩福~
2 d+ [9 X1 {, Q- G拉成負回授
1 z: L% I0 n3 ]接上電阻# [; P( b& U6 b' S' v9 F; Q2 K5 c
看VIN與VOUT的關係' A9 r! P6 H5 M# W" h
我記得是這樣^^
作者: bancroft    時間: 2008-9-5 12:39 AM
原帖由 YuanII 於 2008-8-30 12:58 AM 發表
, ?7 @+ M* Z' \/ S3 v輸出甩福~
8 d4 \3 n# L# k7 G* D0 p4 R) n拉成負回授; N: }# S" ~* b) X9 A9 T2 m
接上電阻
* g# f/ k) w6 D7 J看VIN與VOUT的關係" e/ p; O4 J1 G6 N1 I& p2 \$ m9 n
我記得是這樣^^

7 }& L7 q+ _0 J4 N. w% T3 a) w. }  e' G- E% S8 G7 ^
請問這是說明輸出擺幅還是noise的量測?
; w" ?# R. Z! M; R+ N後來想到說輸出擺幅可以直接看op最後一級的部份，
! p; c& i! E( k) j( f& J看mos因輸出的變化，其VDS的飽和極限，5 t. |. V0 |% c5 L2 @6 w& w5 x
就應該可看出其輸出擺幅，請問是這樣來看嗎?$ D5 W! D; m& J! j/ Z- o, a

3 H9 ?+ ?1 N, m7 V. S( k謝謝!!
作者: YuanII    時間: 2008-9-5 08:59 PM
以上圖是要測量輸出擺幅時的接法~
作者: li202    時間: 2008-9-8 11:28 AM
>單位是寫（VN（Hz）），是代表著什麼意思？也就是他是怎麼定義這個noise level？$ v5 i1 w/ n* d2 r5 R5 F( r5 m

5 n0 [* a# c0 w8 p  b; i6 f6 Y; X0 [$ |1 W) I
這表示雜訊量在頻率上的表現, 叫功率頻譜密度(PSD)，
* w& j4 }/ d' _+ s2 z- L6 R# U  g. [/ H
雜訊是一種隨機的表現，但是有固定的平均功率，不同的頻率階段，每種元件會展現不同的雜訊量，用帶通濾波器將每個頻率所積分平均後，就得到的雜訊頻譜功率(PSD)
7 x, ^3 x$ |3 D/ X# ]
, Q3 p# `& p5 |/ j至於公式，我打不出來，Razavi的類比CMOS書有提到，可參閱。



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2