Chip123 科技應用創新平台

標題: 關於利用Hspice量測opamp的相關規格問題? [打印本頁]
作者: bancroft    時間: 2008-8-3 07:44 PM
標題: 關於利用Hspice量測opamp的相關規格問題?
最近正在嘗試設計一個op，所以對很多問題仍在學習，: A) q; P" s2 g. y) k( i
希望各位不吝指教，以下是小弟目前遇到的問題
- k" a  J$ [( f2 j. {3 G1 u! w* X& |) X! p
（1）要如何利用Hspice量測一個op最大的輸入和輸出擺幅，指令應該如何下？
' A' E3 L7 K3 J9 N' Q, K- p6 T) u8 @8 G8 @; A/ u- {! j; `2 D% ?% A
（2）對於一個摺疊疊接的opamp，其輸入的差動部份，可以用NMOS或PMOS來構成，哪一種會比較好? ) J' d" [- O6 i4 ^: E+ J  O
    如果使用兩組NMOS和PMOS的差動對來做輸入端部份，是否就稱作rail-to-rail的op，輸入擺幅應該就會比較大吧?* S  U9 \+ o5 R8 ?3 d
( `) ^! |2 Z5 |) _) ]2 s4 ?
（3）關於量測op時，好像都會考量phase-margin多少的問題，應該就是
# S0 M. m, I) C' Z% a2 Q# n     量測時增益為0dB時對到的Phase再加180，不過為何要再加180?/ s$ y7 a) e0 ?1 p6 N5 a, c/ t
    而所得的phase-margin的值又代表著什麼含義?
& O$ |9 x9 B- o0 n
* j7 U  w8 H! {' [( }（4）設計op時，好像會在輸出部份加一個補償電容，這又是因為什麼?/ r4 }2 R' a9 t( _1 \
( H5 f1 `9 }2 c, _) r" x
小弟初入門op，正在學習中，所以問的太基礎，還請各位前輩多多包含，
. W' q' _$ e+ s2 i5 k. d. a麻煩了，謝謝。
作者: averyer    時間: 2008-8-4 09:00 AM
hi~) m$ P% Z, k' U  |- }2 Y
5 [" C% n6 q8 r8 R
我以前一開始也會有這些疑問~
5 ?, b5 N4 R3 n6 Q/ [" d# g1 c! V* ?" \6 x+ k
不過學長介紹我一本書cmos analog circuit design(allen)
9 B+ H# H7 \9 ]2 @4 b* r# G' I6 _- G. |6 P
裡面有很詳細的介紹如何設計一顆opamp~+ x4 a5 e3 x1 Z& d) s9 K% u" V

6 {, V/ A9 _7 F/ \5 C; \# y3 y( N2 E包括你提到要觀察的的這些規格,都有詳細介紹~
$ y& F4 W0 o9 ^- ~) \
2 t$ Y! P0 w, a  t加油~
作者: bancroft    時間: 2008-8-5 01:28 AM
恩~~我了解了~~3 _3 W7 _3 B" |3 u3 ^
我會去看的~希望能夠解決我的疑問
) ]4 T9 ?) g5 _* z2 I% r0 C謝謝!!
作者: ianme    時間: 2009-8-5 07:28 AM
你問的這些問題是書上很久以前就有的喔，所以看書會比較快。6 P1 @& S' w& B5 d% s* Y

- L: |6 g+ \3 F) n) y1才是spice使用上的問題，而234的話書上有。
1 ~5 l  N) V8 @! C1 y$ Z% E% ~: i( A3 ~
2的話大致上是這個意思，不過詳細做法不只這樣。
0 q5 n7 g' W7 o, W; I& ^
/ U0 q( P" G8 A3跟4是同樣問題，關於迴授以及巴克豪森準則，看書吧...這個aelln裡面我不確定有沒有談到。smith中有迴授，巴克豪森準則查一下，通常都用-180吧?



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2