Chip123 科技應用創新平台
標題:
關於nm 的 Design Rule
[打印本頁]
作者:
jauylmz
時間:
2008-7-9 06:24 PM
標題:
關於nm 的 Design Rule
今天在看一份
45nm
的Design Rule ，
, r1 ~/ X# _/ h, d9 L' R2 o
- O- h# O( Z9 Y' d$ u9 \- C* h+ _& y* L
看完後真的是要吐血了
* Y; f7 f, V8 |% E
8 W3 `2 k" O, j B) ~- V. G/ z4 P
這麼多的Rule 要記，這要怎麼畫 Layout 啊!!!!!!!!!!
4 W) m: }9 V8 W
1 |8 g, w" R# D' \& Z' K
不知道有沒有什麼前輩可以提供一下意見，看您是如何處理這麼多的
"鳥"
Rule.
* e, x& k9 S) E! c- c
& E! Q& ^; j2 |- I4 t6 o% Y
不然我看，真的要花很多時間在 run DRC & 修 DRC 了
作者:
jauylmz
時間:
2008-7-10 10:31 AM
天啊!! 光一個Metal 1的 Spacing Rule 就有 11條
3 `! H/ t# a# C2 ?
/ m6 m( \' R Q( I% l8 e1 ? u% i7 m
這是18 13 的 4倍之多。
( [' p, ]7 I8 h/ @( Y( j5 e+ D
1 T/ U- N5 ]9 ^8 p3 t' j. o) p
這還只是Metal 1 .........
作者:
lawrence0411
時間:
2008-7-12 11:13 PM
通常都是直接 lay久了常用的就會記起來了
作者:
joby
時間:
2008-7-15 11:32 AM
標題:
回復 3# 的帖子
我都習慣layout到一個階段.就先run drc.一來做修正,二來可以記rule
作者:
nebula0911
時間:
2008-7-15 11:47 AM
正常的.製程越先進,所要注意的地方越多,更要小心謹慎!!我的習慣是從最小的Cell開始畫,畫好一個驗證一個,有可能比較慢;但等到各個block畫好之後,通常也把rule背起來了,成為直覺反應,驗證的錯誤率會降低不少,整體的進度會加快.這只是個人經驗,與大家分享.
作者:
minxia.lee
時間:
2008-7-16 05:22 PM
我同意楼上的做法，我都是边画边记，一两天就都熟悉了~~~
作者:
terriours
時間:
2008-7-17 09:44 AM
標題:
自己吓自己
没画你就怕了
没什么，通常只记metal，poly，和有源区的规则然后去画，这样画个小的模块做个drc，在你改错的同时rule就记住了。
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2
没什么，通常只记metal，poly，和有源区的规则然后去画，这样画个小的模块做个drc，在你改错的同时rule就记住了。