Chip123 科技應用創新平台
標題:
�定周期,可变的DUTY,如何实现?
[打印本頁]
作者:
cicer
時間:
2008-4-28 10:38 PM
標題:
�定周期,可变的DUTY,如何实现?
附图是一个OSC电路,可知T=C*(VH-VL)/I1+C*(VH-VL)/I2;
- u! P* @# H9 Y1 v
) T% _) ]. S, o" T! j- B, A. d
可以通过调整C,VH/VL,I调整频率,如果要获得�定周期,可变的DUTY,如何实现呢?
; E/ ^; C7 t) j& V
. _+ N N/ V# ~8 H
请各位大大指教,谢谢!
3 Z) k2 w4 i% k7 B i6 x
9 n" y, T @+ a; X7 D( ]$ i
[attach]3767[/attach]
作者:
cicer
時間:
2008-5-3 11:04 AM
各位大大,有没有好的方法,请指教,谢谢!
作者:
finster
時間:
2008-5-5 11:16 PM
我以前有試過一種在vco後面加duty cycle correction電路,那是為了校正vco的duty cycle而衍化出來的電路
) d5 k' r: Q- v8 I6 J3 Q& W
那是一種利用負回授的方式來實現的電路
: ~# S% |% T2 k0 v/ I7 D2 D6 l
不過,這種電路可能不太適合你的需求
, m; f n2 G& r/ T9 Q5 f7 U
8 y& M- X; }( R9 N4 f% _
而因為你需要固定週期內去變duty cycle的話
6 A b1 \2 U, R9 K: e; b
那惟有在sr-latch後面再加一些數位電路應可達到改變duty cycle的功能
" F2 `+ T6 D) D! g, q
基本上我想到的方式是利用delay cell再加一些數位邏輯電路應可實現
4 y9 g/ ?2 }) t* y
若想加長duty cycle,那就用OR Gate + delay cell電路(加長)應可達到需求
2 [; r+ i4 v) D+ Y
若想縮短duty cycle,那就用AND Gate + delay cell電路(縮短)應可達到需求
- y* K8 f/ c/ Z$ ~- k8 d
如此一來,便可利用數位控制的方式,藉由控制delay cell timing即可作出想要的duty cycle
作者:
monkeybad
時間:
2008-5-6 03:09 PM
題外話
4 M. ~: z7 H6 G v' s# T
VCO duty cycle corrector 是很好玩的電路
8 F/ Y3 E( c- T, M _
我之前有發明一個 拼湊一些paper的概念所組成的電路 也是用負回授的方法來產生50/50的clock
0 T0 ^; J" Z2 ]$ j! g3 i
finster大能分享一下如何實現的嗎 也許我可以觀摩一下
- F, m" r1 Z/ i/ E. g
我另外再開個討論版好了
作者:
mbission
時間:
2008-5-6 06:17 PM
標題:
回復 1# 的帖子
也許可拿你電路產生的定頻clock去充放電另外一個可變的CAP或充放電固定的CAP
' u& Q8 {1 d4 E8 R
,改變比較器的轉態電壓~~~試試吧
作者:
finster
時間:
2008-5-7 03:53 PM
這是我想到的方法
" f6 E7 Z9 Q6 j; Y1 g, o" o! |
利用delay cell和簡單的數位電路應該就可以改變duty cycle
# w7 d! Z, {! ^0 J6 m
因為提問者的前提是clock不能被改變,所以,就只能從輸出的clock著手動手腳,如果改變本身charge/discharge current,或者Vh/Vl電壓,或者電容C值均會改變原來的振盪頻率
8 F2 Q# P% f$ ^, ?0 N
不過,這種方法有些缺點,因為delay cell的精準度很難控制,所以,未必能夠很精準的控制duty cycle,當然,如果要很精準的控制delay time,相對的電路就要設計的複雜些
+ r, s0 {/ D9 i e; _4 c
再者,如果clock愈慢,表示其delay cell的delay time要設計的愈寛,那用反相器加電容的delay cell未必適合
作者:
mbission
時間:
2008-5-8 11:29 AM
用定頻的clock去控制充+放電時間,所產生出來的clock應該是同樣頻率,
- j; M/ p/ t$ w. P3 f
改變電容值或轉態電壓,便可以控制duty,用delay cell做,很難cover較寬
( t& i+ q% m. V& `; h
的頻率,並非上策
作者:
cicer
時間:
2008-5-8 09:13 PM
finster大大是利用BBM(break before make)的方法去做的,谢谢!
9 m, e% [! c4 f: T8 g
, j3 T' A- n+ [0 O" g8 m
如果DUTY不连续变化,那么调整CAP可以改变DUTY(固定周期)
( y, T( H7 d4 C0 R' T
T=C1*(VH-VL)/I+C2*(VH-VL)/I,,充放电用不同的电容大小,只要保证C1+C2不变,就可以保证频率不变了(理论上的),
+ k2 f% W) C# U9 y5 G4 T& q! R
DUTY连续的变化,上述方法就不好实现了................
& N( m2 j5 {# j+ h
( t% v, k% `# ]5 Y+ G, [
mbission大大能再具体的讲一下吗 多谢!
作者:
mbission
時間:
2008-5-9 09:36 AM
用你上面的電路產生出來的定頻的clock,去控制另外一組RC充放電電路
- W* C. a& }: y- x
,改變充放電電流比例或切換轉態電壓,應該可以得到你要的波形~~~
作者:
kevin
時間:
2008-5-10 11:07 PM
其實上面這個OSC RC 充放電線路,就是555 timer IC的線路主要設計,只不過少了voltage control input(可用來調duty cycle)
2 J9 O& D1 \0 d6 K- U
稍微改了一下,看可不可以.(VR 用來調duty cycle)
3 v# y: j. Y# r9 y0 c
# _" y0 l# m3 Y& Y" k
[attach]3952[/attach]
作者:
cicer
時間:
2008-5-11 04:03 PM
谢谢kevin!
7 x- h. M# F3 A d* I1 e
, h2 p& V8 u5 \. b: w; q8 Q
但是如果VR变化了,那么频率也会一起变化的
作者:
kevin
時間:
2008-5-12 10:16 AM
我是假設R4 跟VR很大,所流過的current很小,則VH-VL會保持不變(只跟R2有關),則頻率應可固定.
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2
