標題: 請教VHDL [打印本頁] 作者: w10789173 時間: 2008-2-1 06:51 AM 標題: 請教VHDL 當我宣告如下: . z8 c8 v( ~9 N* XA : in :std_logic_vector( 7 downto 0);- V' N3 _% q I/ D1 U# z' ?1 v
請問為何只有需要一隻腳就可以代表8 bits,可是我們實際用的IC都是8條資料線,我有點混淆,能否請教大家,指點一下,感激!作者: ikki 時間: 2008-2-1 08:59 AM
這應該最基本的訊號宣告格式, 其實它宣告出來是個array, 1 ?( U) K1 p" e$ t3 T1 n# o( 7 downto 0); 共 8 個 bits作者: lcc307 時間: 2008-2-4 08:56 AM 標題: 那是8條線, 那是8條線的 bus. 只是用了一個名字.作者: yhchang 時間: 2008-2-4 09:39 AM 標題: 回復 1# 的帖子 那是Array或Vector的宣告方式吧3 r2 E' o: }; q+ F E. g# J
像Verilog 你也可以寫成7 K% L3 s8 j, E
Input [0:7] In;% _/ `- e* T! d) g/ J# h/ P7 z5 n9 s. x
的道理是一樣的作者: w10789173 時間: 2008-2-5 04:13 PM 標題: 請教VHDL 原來如此,感謝各方的意見與指教,另外小弟再請教個問題 / m& N6 M- V/ @" m * j2 a7 H" }* phttp://www.xilinx.com/products/boards/s3_sk_promo.htm8 K5 l f n! j* v: U) J3 M1 A0 ?! x
' `# X `+ U$ \
這個網頁上的tool kit哪種比較適合買來自己用? 2 c# P7 b# e0 Q8 `' u. X' l9 ^, Y/ X* P8 B- P' i
Sparten 3 跟 Sparten 3E的差異有哪位知道的呢?. J! [ A. H m( o% t- T. d
# B% R) v4 j) ^$ [9 H- @& O J$ D我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄 - k5 l, k3 H$ i8 R4 _6 m5 P, u; `$ C v1 X
懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...作者: aiken 時間: 2008-10-24 09:36 AM
"A" is the name of bus, it is not line作者: roger7313 時間: 2009-6-8 05:30 PM
其實我認為用哪一種工具都差不多 w. I% m2 m. F; m. }最重要的是看你的需求 # z. X$ X8 k# }若你的需求是純練功 ; {1 w9 ~7 E, ~個人認為用到xilinx太高檔的....1 X Q5 i1 P% _
你可以考慮用altera的會比較便宜