Chip123 科技應用創新平台
標題:
tsmc 0.18 BCD process 認不到 w/o salicide電阻
[打印本頁]
作者:
weilun_1016
時間:
2023-10-6 12:00 AM
標題:
tsmc 0.18 BCD process 認不到 w/o salicide電阻
本帖最後由 weilun_1016 於 2023-10-6 12:29 AM 編輯
3 V+ }- }( d6 e n3 w# E
+ S4 j8 V' N6 z# l8 v6 P( n3 s
各位前輩好
1 W2 G# g9 F/ Q: Y! ^4 j* t6 |& _9 n
k3 P2 o: ^' w0 E$ O
小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見
, _7 ~$ }! N2 k! p3 { G2 }0 U% S
/ {: A3 T! G% d
小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
! H; w- l1 ] u# u; W' c6 S
8 M: W* v+ i/ T( H* r
在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL
; H, U1 G- j! ~- {- O& y+ i7 K. x
0 ^ B& c1 x' I# V! }
但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況
# [$ N$ o# W2 Q/ v1 i) Z
( g0 _2 c9 |/ z0 Z( Z! k! O
% I1 N+ L$ q0 S( C
以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:
' A/ v* b/ s& L, u
' C1 E5 K3 G% d9 O
1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
8 }% z7 H( s0 V
- M$ y0 G& [8 J
2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
$ j/ |- {! \" ^1 U( q& x8 ^+ {/ g5 V
. v& @% d" T0 ~3 z
我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer
+ i; X h1 V, X2 z# h
, I p, Z1 ]7 o4 n7 k/ L/ j; C, ^
3 N) H+ N, m# c2 Y, _) N f/ X ], e
" p( e9 b* c5 N! s
若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，
1 \* S) R- ^1 S! H' @
5 I% u* l5 ?8 v5 d: v' U8 J- i- p
一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
]/ q( N3 _+ @% ]8 T) i
& }* A* w' m2 s1 U* [
請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了
k1 G8 R z) q% k" z
9 O- r* Q5 I1 i" C
/ [9 ^4 G" ^2 x/ A3 Q9 c
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2
