Chip123 科技應用創新平台
標題:
PLL相位噪聲擬合？
[打印本頁]
作者:
chip123_scott
時間:
2017-4-19 03:02 PM
標題:
PLL相位噪聲擬合？
各位大師，如果做一個PLL，PFD/CP的電流噪聲、VCO及分頻器的相位噪聲
% {+ u% d( l0 V
使用PSS+Pnoise仿真，如何將各個模塊噪聲擬合。
3 p; S0 O& j7 b/ f# S1 s
查了一些資料Matlab擬合，懇請各位分享有更好具體擬合方法？
& L% A% D. B* H6 i! o
謝謝各位
% H( ]2 }* ]- f g
) W; n: q% x3 y* I; o
作者:
p12345q1
時間:
2021-12-21 04:50 PM
8 W7 ?" f5 ~& t0 k* P+ m0 L1 Y* v/ P
最近在研究PLL與DLL, 感謝大大無私分享!!
作者:
tony9211
時間:
2022-10-8 04:10 PM
就將各個block的noise 乘上noise transfer function
) G7 z& P9 z: o" K$ M# Z1 E
加總起來就可以了
- C6 N# ^; ~; [" C
最後在看你要那種jitter 看要不要過一些transfer function
1 o( f7 b( D6 L% [ m8 f
都不過就是phase jitter （名字很多 edge jitter absolute jitter)
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2