Chip123 科技應用創新平台
標題:
MOS的finger和mutiplier
[打印本頁]
作者:
billcheng
時間:
2014-6-27 09:22 PM
標題:
MOS的finger和mutiplier
請問各位老大
4 Y F' x6 ^% z) L
4 L( x8 H+ S$ G$ K, ?0 ~
若應用在LDO的powerMOS
6 W8 I1 k. i7 ]
* m2 j4 r& Z5 U* ~' h$ @9 ~' s
使用MOS的finger和multiplier 有什麼差別(我只知道finger 較省面積，寄生電容較小)
; l" G$ Z) c" L6 p1 V. P; B% A
! i5 o/ A4 c, P0 _, c/ @
例如電流會不穩嗎?? 或是會有漏電流....等情況
* r% |$ S5 _2 h8 p2 c& P
, k* E0 D+ h8 R2 W
若用finger，那選MOS的width 和length有什麼特別需要注意的??
6 |! y0 r+ { S+ e1 }
9 t) G* S. N2 }( o8 e) U3 P- k
例如L不能用太小，W不能用超大 ??
/ g. `! c5 \3 x) D, `& J) S
{( Z+ M3 R% s' Z% U6 U' W
謝謝大家
作者:
jackrabbit
時間:
2014-7-30 06:30 PM
finger 跟 multiplier 的差別
( p% k/ Z8 H) t' J2 s& K4 ?! y1 D
前者是 S/D 共用, 後者是unit mos 然後duplicate
7 B8 w" R* q* ]- G9 V
如果很強調matching就會用multiplier
! K+ ?& {( l6 A! I
finger的好處就如你說的沒錯
2 }3 L) H7 M/ V$ U
; h1 A# j) n- f& L4 U( ^0 Z
至於當LDO的power mos
* V( W2 d. Y7 W. y6 d7 Q
因為size很大, 反而需要考慮的是device issue
# p4 n6 \9 L- Z- ?. t
像latch-up, ESD, over-stress, 這些layout上都有技巧~
. H0 @. T: Z# f' v
如果有over-stress的考量(需要把device 操作>Vds耐壓條件), L 不建議用minimum值
( f% V4 x+ C- s* \: ]
至於W, 長度不可以太大, 主要是怕ESD時 turn-on不完全
$ v( Q& x+ Y% c& I
另外, S/D 拉寬, cont/via 打滿, 降低接線造成的寄生阻值
4 Y2 v* [/ @4 c) x5 ^6 A& r$ E
諸如此類~
作者:
finster
時間:
2014-10-5 08:53 AM
補充一些:
! h/ B P9 v6 M7 F+ @$ y
一般來說,LDO的輸出會出PAD,故而LDO Power MOS要遵守ESD fule,所以L不會是minimum length
$ } _; e9 i5 @7 V* L6 }1 X
而是minimum length + (0.1um ~ 0.2um)左右不等
3 A. c: A _$ k9 g4 M* M5 V" B
至於Width, 也通常不會太短,至少都是大於15um以上,小於約40um以下左右不等,會有這個限制其實也是因為ESD performance的緣故
, f* E& [/ y! N* o" \* Y5 d9 S
且在Layout畫法上,需遵守ESD rule來畫,在Drain or Source端需加特別留意,加寬pick-up藉以拉遠Power MOS和相鄰不同type device,避免latch-up
作者:
empatheia
時間:
2014-12-11 12:46 PM
回復
3#
finster
" `- B: e( {4 @* l
: f6 l5 R9 G: D) h0 t
真精闢，謝謝版主的見解與分享
作者:
ninja0925
時間:
2014-12-12 10:24 AM
說得很詳細的一篇
- h( c9 n4 I4 w: o3 }4 Q9 O
8 V( j4 Q+ `2 u5 E3 w3 i
謝謝分享
作者:
e100292002
時間:
2015-8-27 01:02 AM
感謝版主的回覆仔細 收穫頗多
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2