Chip123 科技應用創新平台

標題: M0 M3 M4 Soft IP Cores For Sale [打印本頁]
作者: sinoicboy    時間: 2014-3-7 10:38 AM
標題: M0 M3 M4 Soft IP Cores For Sale
├─AT420-DA-03001-r2p0-00rel07 q9 I% Q" |" `- W- C' n; H
│  └─docs
" i5 [: t/ N9 g5 |- {$ d, C4 P │          DDI0337G_cortex_m3_r2p0_trm.pdf
5 ?0 J4 u' E) u: j7 U$ O │          ' m, s& J( m" m
├─AT420-DC-02008-r2p0-00rel07 k' j. B2 ?# Z6 ~
│  └─docs
8 Z% G! i0 P9 ~6 R+ O │          DII0194A_cortex_m3_r2p0_csg.pdf: o: b' S: L% c7 T4 \1 Y
│          # Z" u& E0 @+ n) w, ^  s# [
├─AT420-DC-13001-r2p0-00rel0
( M1 Q# ^$ ?0 T │  └─docs/ [- Q7 A& e3 \% |) \
1 s; B- J0 {- v9 G: e) e
│  │  │          CM3CodeMux.v% n9 P0 t! u6 d% M1 s
│  │  │          CM3flashmux.v
3 ?) Y# l7 E( B, X9 q0 d/ p │  │  │          CM3ROMTable.v
# m8 q+ g0 q4 \, A3 \8 q │  │  │          CortexM3Integration.v8 v6 Q( a* R+ t( \7 Y9 l
│  │  │          : f- \7 u* K' x) o. s: I" E
│  │  ├─dapswjdp
6 [/ f* {* N4 u% w9 n │  │  │  │  README_DAPSWJDP
8 ?+ |; x7 m3 j, @7 }/ o │  │  │  │  
7 U, X9 I- b1 I' }: n4 @ │  │  │  └─verilog: `* O6 q$ Q  u
│  │  │          DAPDpApbDefs.v
% J0 R) ^; d/ a  x  g# J  j) E │  │  │          DAPDpApbIfClamp.v8 `4 z# n1 h9 P. M+ o
│  │  │          DAPDpApbSync.v* N% U) Y, q& E! q2 u# n) @
│  │  │          DAPDpClamp0.v
( d; V8 ]: l9 k- O& B0 [: J/ I2 Z │  │  │          DAPDpEnSync.v  o) C5 L6 y* m& C
│  │  │          DAPDpIMux.v, H7 X' R9 J, z$ }. @4 _. [
│  │  │          DAPDpSync.v
6 U4 R2 j/ ~1 U0 a3 b# C% M% n9 q │  │  │          DAPJtagDpDefs.v
& N) Y* z- ~* S8 p │  │  │          DAPJtagDpProtocol.v
' F- i: `8 F9 F2 a/ O% q │  │  │          DAPSwDpApbIf.v' J' J2 w$ _6 ~$ h
│  │  │          DAPSwDpDefs.v
$ C6 E4 |9 P1 v; M │  │  │          DAPSwDpProtocol.v( ~+ G3 c2 n, O! v
│  │  │          DAPSwDpSync.v
5 A  e2 V  r# K# V │  │  │          DAPSWJDP.v
+ O* o& e1 N, C, y; K- |: g2 ] │  │  │          DAPSwjDpDefs.v
# J# k( ]' R' Z │  │  │          DAPSwjWatcher.v* f- U* U. A2 u  b
│  │  │         
+ `* G2 o/ e" s6 R/ F4 ~ │  │  ├─models
5 a. D6 Y* R# @ │  │  │  └─cells
  z* h; j/ d0 _ │  │  │          CM3ClkGate.v
: i; {4 `3 i8 N1 o, w. `; p │  │  │          CM3EtmClkGate.v  x! F" ]  z  Y
│  │  │          CM3Sync.v* {/ k6 n) [$ e: x: L8 j
│  │  │         
; r$ p. U; d( ^1 s' w │  │  └─tbench
* P* `9 G! D8 f5 X' k │  │      └─verilog
% q) ^0 i! m8 S3 v5 v │  │              AhbToApb.v" Y9 C+ D& U* D3 h, v
│  │              AtbLogger.v
4 M* e: T9 y) p/ i( | │  │              BusMatrix.v
) {% z( N+ g0 `; G │  │              ClkReset.v
$ B/ R4 n+ D; M9 D/ P# _- S │  │              CM3BusComparator.v) {# k* j, S% M3 ]

4 h  M- v; C* W3 b1 ?  Z3 m' v& H) |: n
│      │  │  exclude_list.sc_waitstate1 K5 C2 i1 q( ^$ w5 H& K& y
6 ^+ P5 M2 B( G- C  v
             │  └─fe_tsmc090g_sc-adv_v10_2007q4v2
+ ?; H6 }6 g5 N             │      │  scadv_tsmc_cln90g_rvt_ff_1p1v_m40c.cdB. _% A9 n7 R# W, I5 ]  u- g
             │      │  scadv_tsmc_cln90g_rvt_ss_0p9v_125c.cdB: s/ ]; r1 u# }0 l1 r$ _( ?
             │      │  scadv_tsmc_cln90g_rvt_tt_1p0v_25c.cdB. G* s" e: G9 O0 e" E. K) r! ~
             │      │  1 Y& R- C8 [( c& |: c
             │      └─scadv_tsmc_cln90g_rvt_tt_1p0v_25c_dv.cl
# i, `: h' y0 ^' a$ Z             │              cells_1.geo
1 D# l, [$ \2 U; A* H! O! \* N/ p             │              cells_1.pwr
5 S8 Y# w1 x( |! @             │              index.cli
8 i8 Z' Q! h- Y$ h             │              README.TXT
$ i1 ?9 d8 Q3 R/ c             │              rulesets
3 _9 q, g1 Y" d             │              VERSION.TXT
, ^6 \3 G( x, p/ S  {' h  X             │              vias_1.geo7 H3 _; d0 y. i
             │                z+ z8 w* a5 {0 y5 J+ z
             └─tsmc# r' C; N; A+ T, w( j
                 └─t-n90-lo-sp-002-f1_1_6a_20060914
- f6 P. ?. Q( e  n5 j' N                     └─6X2Z
# |* K4 o* t- ~                             corner.defs( Q- ~( r/ S, R" t

+ G: A. U, y$ e, N' t: V├─integration_kit  \6 j9 h2 F/ i( S
│  ├─logical
& F$ k; O3 J) X4 l) y( M9 R2 m │  │  ├─cm0ikmcu' w: e7 ~+ \' R7 M# ~
│  │  │  └─verilog- G: l" s5 M, `. K
│  │  └─tbench
8 m2 u. `. x# w1 T  x& m │  │      └─verilog
; X3 U% ]2 B* N& n) n% c │  └─validation
( D6 @3 \. U2 h- r* H │      ├─glogs2 D; h' @+ c& \* H9 }- f) H; s' C$ n
│      ├─logs
5 L% |: M; V& E. V! j │      ├─mdk1 q% J; X: I: N$ l, e& ^
│      ├─srpg
5 x3 B. \+ f2 J7 k" ]! w │      ├─tests( ^, c" p) b2 j; n
│      │  └─CMSIS
! m& T9 }$ a9 |4 n% S │      │      └─Core, l7 Y) _4 S) }" p% M4 U
│      │          ├─CM07 U/ I: P( S9 C8 j2 Q; {! s6 c+ D5 v
│      │          └─Documentation! Z, P# z: h8 Y- b) N) p2 n
│      └─vectors5 @# y  ^+ u4 B* C
├─ipxact
# {$ |! H7 N+ p2 e, J, H9 b' u │  ├─busdefs
% V) I& x& `+ ]3 {: x2 h │  │  ├─amba.com
4 K9 v7 L4 B" j: L$ S0 o% @& b │  │  │  └─AMBA3
1 L1 k& ]; X/ S9 o' x. O5 J' Z │  │  └─arm.com
# E6 O7 c% U) D/ k │  │      ├─CoreSight# G9 {2 u# x# n7 J' R* x7 ?" d1 T
│  │      ├─Cortex-M0
/ P0 ^' l/ ?, A1 k7 n5 E1 D+ } │  │      └─CortexMCores+ l! a# ~  p" A2 W
│  ├─channels% o( o+ U2 X: }: K/ a
│  │  └─arm.com
% E: i9 a8 e+ a/ ?/ d │  │      └─Cortex-M09 E$ ~. D6 t* z3 G, w+ L
│  │          └─rtl- S( I4 M7 m; k% G
│  └─components  k8 u! I$ i7 p/ n" i$ v* ]% T' R
│      └─arm.com
/ y2 _) S/ S& g; t, d$ Z │          └─Cortex-M0
% ]4 C& U! F  W+ w: G( X
, O  S7 L) O2 U2 T, B
作者: sinoicboy    時間: 2014-3-7 10:40 AM
80982871@qq.com2 P4 b$ P! P$ r) M; h* ~
80982871@qq.com5 @* O% \; y( |# Q$ B6 w4 @; \
80982871@qq.com



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2