Chip123 科技應用創新平台
標題:
spectreverilog mixed-signal仿真问题
[打印本頁]
作者:
enjoymartin
時間:
2012-11-26 02:48 PM
標題:
spectreverilog mixed-signal仿真问题
各位：现做mixed-signal仿真，使用的工具为spectreverilog,随便做一一个电路，现在报以下错误，不知道是怎么回事，望各位指点：
' O% W- B: B& p
该错误是在做以下操作时显示：Mixed-signal/Display Partition/All Active
' e5 x6 [/ o! q2 N! M
error: failed to partition the design.
& f7 {- ?/ e4 L
......unsuccessful.
: z6 X L0 A# W Z
error: cannot create and partition the design.
9 I- b6 B1 s/ y, X) M, h x
error: must fix design errors before netlisting.
+ k4 f% C5 b, F; ?
4 ]1 X4 y: e$ F
PS:在做混合信号仿真时，需要注意些什么？有什么比较实用的资料可以参考，多谢！
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2