Chip123 科技應用創新平台

標題: 請問layout後的電流 [打印本頁]
作者: bernie820    時間: 2011-5-6 04:35 PM
標題: 請問layout後的電流
您好
& S5 x1 b$ y) l+ v8 `0 j& \, v5 k* \) ]6 n6 C
我設計完一顆opa(cascode_opa)
5 m9 t; c  l3 W% ?3 h9 h5 _pre_sim時，輸入端上方的主電流是40uA1 m3 U/ ~, k: q8 b" f
差動端電流各20uA, S, P9 l% d' c# }

) W6 i/ g% t* j3 B3 g# y! x但是pro_sim後的主電流卻變只剩10uA
  z( H4 ]2 l. F- k1 D差動端只有2.5uA1 `7 N! f/ ?$ ^' X+ V* A5 b2 }

; G- e" a; U( g; i8 |/ M請問這是layout上的問題嗎?
: X6 j* i2 O8 r" ypo一張部份圖請教各位!7 G1 ~& `1 J3 G7 P& y8 f

. q- n7 z9 W  `, L/ Z8 N& O! C下面是差動開關
  y$ I) l7 g: J& }2 c% v! U! ?上面中間是主動流源
作者: ONLYFLYSKY    時間: 2011-5-6 06:37 PM
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
作者: dendeicide    時間: 2011-5-7 12:06 AM
不知道你有沒有電路圖跟他的size  R% X, o& |- p8 m8 f$ w! O
2 H* `/ b: I* u! f( ]* L" t( a7 O; K
有的話可以貼起來，小弟實力還不夠，
$ r3 s2 |5 A& H) [" _1 \+ }( @
% @+ i" ?7 a) o! {- C7 W需要電路圖跟他的size才可以做一些比對，謝謝。
作者: bernie820    時間: 2011-5-9 04:08 PM
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...
! p9 a. X6 C& @. m# c8 B7 r% UONLYFLYSKY 發表於 2011-5-6 06:37 PM

/ F1 P# u5 U& ]3 I- ]& B
* x# ^2 W, g. b5 J, w8 }5 R* K  q6 @& @  U  k2 f! J; {

) E. d4 N1 H3 T- A9 E3 @; i+ f  }

% ]' H4 `" c; n- T6 s* i5 M您好
% T5 I6 U! O$ ~5 u- \7 J; \3 G4 E
6 a' b0 g9 @# I0 y  O3 M9 w一開始沒有注意到我用到poly連
% c0 ~2 f7 q, _) q1 V! H7 R; Z% ]- @7 f3 o+ {+ V' A% I
但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!. j4 K- S3 M: P0 R8 }0 M- x
結果是一樣的~
9 N, |* l8 _+ d: l' Y' I6 z% C6 Y2 J" r/ F
可以給個建議嗎?(應該不至於會差到這麼大): R" g& }* a$ m" \/ _  f1 ?  C( s
0 S0 [2 z, h' ]# P$ w" `" p
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
作者: h2off0202    時間: 2011-5-9 05:13 PM
你好小弟不是RD,我認為LAYOUT影響的不大
7 a6 F1 }6 G) H' ]+ H# S! d& g不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
# f! Y/ k6 w5 Z但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處
! I+ ?& C# |( [* a6 T# f# ^  U# ~* o  U' E: a7 s' _9 I
以上是小弟的淺見,若沒幫助還請見諒
作者: h2off0202    時間: 2011-5-9 05:18 PM
抱歉剛英文打錯是driving 不是drivering0 d3 A/ t# s- C! @
% H% d8 P' f  ^% L/ `
RD給我的觀念
* t" K; d6 p2 a4 h2 e0 n/ j) ^, i* @  [2 }+ }/ {/ u6 V) m3 M7 j
->GATE不吃電
作者: bernie820    時間: 2011-5-9 07:23 PM
抱歉剛英文打錯是driving 不是drivering
2 {! I: _: t' k
! ~; O# ^: p  R+ S: F' uRD給我的觀念/ O+ y* Q1 F% u& ^
6 ]5 W7 G8 u/ e4 a
->GATE不吃電
; s. ~( b& n9 Jh2off0202 發表於 2011-5-9 05:18 PM

1 D3 ^/ V9 F2 L: N' Y- T! A, `2 T5 M6 W' S, ~

$ h+ ~9 D5 z' ^8 f: N, p您好) B/ V& [7 ]+ J" ^
$ a/ K& ]( f3 a: N. a
所謂的不吃電是指不吃電流是吧?
5 y  {5 ?6 k7 K4 e! K這個我清楚
3 n% h* G9 W+ |% ]: c
  o2 r; R) c& m所以說再prosim時vdd就要加大來試嚕?( E+ Q8 t* s0 ]8 R) `/ A( [
我試看看!: c. c, U9 o6 L% r5 S4 a
. s, g$ F: A% ^; M/ ~4 T- j
目前正改架構
8 k3 _9 t6 r9 ?. x  s# V
6 \2 k7 e+ G6 g( p+ ]# z6 h謝謝您
6 k. ?9 q4 b, L若有更新的想法也麻煩您
作者: shkao0201    時間: 2011-5-10 11:59 AM
不Match  容易受製成變異影響
作者: bernie820    時間: 2011-5-14 12:17 PM
回復 8# shkao0201
" p# f8 Z" ]) Q& ]+ t/ a7 E) D2 U, c, y

0 R: _( t' m% Q; }* h1 |% x0 E$ U5 P; z/ W) d1 @5 _

. O2 N0 ~5 O) a4 g; R    可是我現在的問題是layout後的電流變好小!
作者: chone1205    時間: 2011-5-14 08:45 PM
Power 是否給足夠?Routing Metal Width 足夠嗎
作者: ONLYFLYSKY    時間: 2011-5-30 08:56 PM
回復 4# bernie820
" D7 R. H7 H7 O3 ]( B) |. b6 ]/ J2 r9 H0 E7 p- W: n. E

2 K$ U, O* Q* c% f    嗯，說真的，
+ ?4 Z) A0 R1 _+ E4 C& f該要圍的地方沒圍，\$ `6 b7 W  ~% J; x3 g" j& o. [! e
重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，% G' t4 A( A- p! @' w8 W: H2 Z
電源供應量是否足夠，% d( q. }# k$ a; N1 F  \

& `8 T! c7 Q3 I- S拿到的參考資料是多久之前的資料，9 p! b$ v- C% E1 f
參考資料是否符合目前您所用的製程，. e) }% }; v: F6 [3 u
3 ~! y8 V$ \3 D, o, B8 Z
對於目前使用的製程，所選用的材質參數是否有考慮進來。8 t3 b( D/ n3 T$ r. U! ^3 D0 i5 g
1 y+ n- `3 q# F1 _
請再付上您的電路圖。
+ P7 ^* H& F% ]: v+ {" ^: ]7 m
+ ]$ j& X8 f& `1 Q7 V  [" u以上觀點，參考看看。
作者: ONLYFLYSKY    時間: 2011-6-1 08:21 PM
回復 6# h2off0202
9 j4 }6 z; u% N% D* J/ h9 J5 o1 W4 r
2 g3 i3 z' V+ X; m7 O* c
    您的講法有誤點，
( h; D+ T3 k+ s9 Y; L
+ H6 T5 m+ h- n* G' H6 j8 G7 ePOLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。
) s6 j3 e  p! x" z$ ?- e
& u1 X# o; @' ?! B# r  x3 ?0 wPOLY電阻是會吃電的。2 w6 v, ~0 \# K) I/ Z

, j. o% Y. y  R0 B- H+ B不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。; x( _9 ~# T" F9 K$ n' O3 R
& n4 ~% U4 H4 A$ m
吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
作者: spring30467    時間: 2011-11-24 07:11 PM
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
作者: 930709    時間: 2012-5-12 09:45 PM
你的製成是什麼的阿?很不一樣ㄟ!!
作者: 930709    時間: 2012-5-13 08:48 PM
謝謝大家的分享!!小弟會虛心受教!!
作者: liu.leon    時間: 2012-5-21 10:14 AM
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半
) Y8 }' p5 r7 u9 G' }% z0 E3 z8 e1 e2 x* D6 a6 S* h! j) `
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半
) E2 H0 }) W3 i+ M% b3 X  g6 ]( q6 g+ ?/ e
試試看~~



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2