Verilog testbench直接載入BMP檔 - Chip123 科技應用創新平台

module test;
/ o! B3 v6 w. X( c4 n: P
integer fileId, i, cc;
4 e. S! R' _* l, Q0 v
reg [7:0] bmp_data [0:2000000];$ J: ^8 n( t" [: k
integer bmp_width, bmp_hight, data_start_index, bmp_size;. p8 u. |6 }; n* A
( h4 ]$ M6 z# o9 y8 [4 i8 m" R( X" K
initial begin
2 p! e& r }0 Y% j5 J8 [ J" Q) Y
fileId = $fopen("gray.bmp","rb");- R+ O+ ^1 L" G/ f+ H/ K8 d
cc = $fread(bmp_data, fileId);) o6 y I! E2 B
bmp_width = {bmp_data[21],bmp_data[20],bmp_data[19],bmp_data[18]};
0 I# s) ~+ e! Q
bmp_hight = {bmp_data[25],bmp_data[24],bmp_data[23],bmp_data[22]};
% ~+ d+ u; y6 g5 e' n
data_start_index = {bmp_data[13],bmp_data[12],bmp_data[11],bmp_data[10]};
, c- W. \3 Z+ R2 O4 Y
bmp_size = {bmp_data[5],bmp_data[4],bmp_data[3],bmp_data[2]};
7 x: X) h6 _& o6 p8 @
for(i = data_start_index; i < bmp_size; i = i + 1) begin
$ v& O# U4 I% G9 X( ~! O
$display("%h",bmp_data[i]);
/ e7 E5 C6 }6 a3 `/ |7 P8 j( I* A
end
' G; d! k7 t' K5 @) I1 n
$fclose(fileId);
: {: X5 I# F3 W0 h R7 p
end
: b* |8 X5 P) f
endmodule

複製代碼