Chip123 科技應用創新平台
標題:
同樣的ESD設計，爲什麽差別這麼大
[打印本頁]
作者:
cltong
時間:
2011-1-5 09:34 AM
標題:
同樣的ESD設計，爲什麽差別這麼大
使用的是0.5u的硅柵工藝，輸入使用的是200/0.6的 PMOS與NMOS做的保護，輸入使用的200/0.6的PMOS,NMOS做buffer.
; u A% e3 O, G& t
ESD測試結果差別很大，請教是什麽原因，下面圖是測試結果,PAD圖與輸入輸出buffer。
# @6 G: E3 X$ H' P; v6 X) ~* o
1 V! y; x( r7 x% Q) r7 ?$ Z. x
Esd test summary:
: A; X( p6 ?' [4 Z% R+ D
[attach]11765[/attach]
# M& |7 f' k, C; D# ~
ESD TEST
& E1 Y1 g2 g2 r' W n! o' v' W
[attach]11766[/attach]
7 Y4 j9 ]7 [6 s7 h* w; l4 G9 J- G
[attach]11767[/attach]
7 j. U1 X: `; Z4 p
PAD
$ u, v2 Y. L; D/ e) S7 g# }
[attach]11768[/attach]
作者:
cltong
時間:
2011-1-5 09:46 AM
回復
1#
cltong
! j4 M& I4 ~) N9 Y) Z6 z
" {( O- K. s. X7 C- l1 ]: L9 a
整體佈局
. }4 ~) s/ n/ N
[attach]11770[/attach]
3 [. h# R6 T# y/ ?
pad layout
% c* Y6 ^2 G, Z% j' V S
vdd&pin 28-38,1 esd protection
% a7 t* B, _% q# }$ v- ^- ^
[attach]11769[/attach]
2 w# ]" ^$ i4 [8 v# ~3 l
pad 39 40 esd protection
+ `; N8 r: D* e, U. C' V: J$ c
[attach]11771[/attach]
7 b$ @+ E/ U. M7 C
gnd &pad7-14 esd protection
" E; p& \* Y, K$ d3 ^
[attach]11772[/attach]
作者:
cthsu1
時間:
2011-1-11 09:47 AM
ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？
作者:
cltong
時間:
2011-1-12 08:53 AM
回復
3#
cthsu1
7 Q6 x9 h. X, O/ H
/ e- }* ~) M( C. s- j( P
: f3 }+ U: d3 o2 _$ Z
ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？
' A. W- b% H. Y( ^* p7 v9 }) b+ d
0 O+ S* y2 I' y: E
3 {' N. Q; D' d* J3 y& e' r, Y
輸入端基本上都 pass，而輸出端差別就大了，有兩個輸出端口1000v都沒有過，（IO TO GND +)， 線路中沒有做VDD-TO-GND的ESD 保護，只有有個NMOS放在GND旁邊。
作者:
jian1712
時間:
2011-1-12 11:13 AM
回復
4#
cltong
# ^2 M) T; U7 I( k6 R* }5 t V9 ]
可否把你esd保护架构做个图片发出来看看，不知道你使用的是什么工艺，在0.5u的工艺中，输入端的esd做起来比较容易pass，但是对于输出端，如果采用和输入端相同的保护结构，pass是幸运，不pass才是正常。因为输入端直接连接到gate端，通常Bvgs的耐压会高于Bvds 1~2v,我们用Bvds去保护Bvgs，所以能够很好的保护。但是对于输出端，esd发生时，同时看到两个drain端（一个是esd的，一个是输出mos的drain）,那么esd性能决定于最弱的那个drain
作者:
cltong
時間:
2011-1-13 11:11 AM
回復
5#
jian1712
, G, j* d. G1 C" b& I
: `& J; r: [, Y- n& a( Y$ o' D
9 g5 J" E, n9 b2 ?$ D9 _ u% T
[attach]11792[/attach]
作者:
jian1712
時間:
2011-1-13 11:28 AM
回復 6# cltong
7 _( A- k" U/ Y( [' H3 v6 v9 ]+ D
我的意思是你的输出pad直接连到esd器件，别的还连了哪些器件
作者:
cltong
時間:
2011-1-13 01:22 PM
回復
7#
jian1712
0 m" _; l6 m. H0 x, a. p
~& ` b# M5 h% Q: q
& S7 m# o6 s! F+ F! L% O
是的，输出BUF直接代替保护。这样有问题吗？
作者:
jian1712
時間:
2011-1-13 01:43 PM
按理来说，你直接把esd做输出buffer，esd应该很强悍啊，看来layout时可能有些地方没有注意吧
作者:
jian1712
時間:
2011-1-13 01:45 PM
用的哪家的工艺啊，csmc/tsmc/hhnec/vis? 0.5u 5v esd还是比较好做的
作者:
cltong
時間:
2011-1-13 03:12 PM
csmc的工艺，无锡上华。输出BUF的size 与输入的保护尺寸是一样的。
作者:
jian1712
時間:
2011-1-13 03:55 PM
输出buffer的layout和输入结构的layout是一样的么，我看到你的10~14,27,39,40的esd都不咋地，这些pin都是output吧，除了27是vdd
作者:
cltong
時間:
2011-1-13 07:01 PM
本帖最後由 cltong 於 2011-1-13 07:26 PM 編輯
( c* S# }. s) ~3 @$ u: s4 E
`9 `8 a2 y J8 ]' _, A+ m* J
回復
12#
jian1712
# I7 \8 y& l: d) \9 x7 g M0 z
. z; ]: p. `3 U" J( A$ m
$ D, c* K/ x. p3 ]% r7 F
是的，27-38是输入，其他的都是输出，输出的ESD怎么做才会好些？难道除了BUF还要加保护。
8 }. z4 E% h% k" A& \
4 o# E& l$ Z" [
- ~: r j* V) C6 h3 k# K
输出BUF 与输入的架构是一样的。除了栅接的位置不一样。输出栅接的上一级输出，而输入的栅是固定的。
作者:
jian1712
時間:
2011-1-13 10:05 PM
输出esd防护的防护的esd方案有很多，但是加了esd防护也未必凑效。把失效的样品打开看看里面的情况吧，通过emmi或者lc定位失效的位置，然后再找出合理的解决方案。不过在打开前，可以根据layout和esd测试结果猜一猜，然后再去做FA。CSMC 0.5u ESD还是不错的。给你发了站内短消息
作者:
cltong
時間:
2011-1-14 09:46 AM
回復
14#
jian1712
0 J2 s1 n C t
1 o: K+ B) w* X. H- ?6 @1 M
* X% x+ K0 v' c1 w6 X& k4 A. |8 S
[attach]11795[/attach]
; o9 v- Y+ X. a. F! b* w
. I. `/ X& \8 h, }5 m$ _% r& O: ^& @
PAD layout & display file& technology file
作者:
spsun
時間:
2011-1-18 07:22 PM
請問PCB design上 ESD保護原理
作者:
cltong
時間:
2011-1-23 10:05 AM
回復
16#
spsun
) Q4 m- g: R0 v! s/ I6 @6 n8 I
% v0 W0 t3 a R
# b1 @: Y' ~3 j6 W1 ~
PCB上没有特殊处理
作者:
klim
時間:
2011-4-6 05:32 PM
對於input port,
8 e8 V; D' A( M2 z
若PAD沒串電阻, 就直接到gate,
* Q+ } k; c g! o1 U! B
這是相當容易造成gate端燒燬,
0 q& O" [2 R7 V9 Z0 ~8 D0 y
給您做參考.
作者:
glacialwang
時間:
2011-5-4 11:20 AM
不過以5V的gate 應該不是那麼容易被燒壞的 device 導通的特性的量過嗎
作者:
ONLYFLYSKY
時間:
2011-6-1 08:58 PM
最近LAYOUT在畫ESD，電阻是一定要加的，輸出是否每個都要加，請考慮好，
2 H- n6 r( [/ @
而輸入是一定要加電阻的，且加到二極體後面，
' H) G- e3 I' L4 F! V8 `& j$ D! c
如訊號一開始進來先看到電阻，是會先死在電阻的，
作者:
cltong
時間:
2011-9-18 03:11 PM
esd 更改了一版，终于过了4000v
作者:
despair
時間:
2011-11-2 09:42 AM
本帖最後由 despair 於 2011-11-2 09:44 AM 編輯
7 J- d: _, \/ A9 d- A
" T+ W. T# }* H+ X' M
LAG導致連發兩篇，自刪除內文
作者:
despair
時間:
2011-11-2 09:43 AM
有找到問題點麼??
7 P' D2 r+ x- d# i/ P
! {- ^6 D9 g8 k: ~
圖面看不清楚無從判斷，但就設計上來說看不出有哪邊有很大的問題，這個size要過4K應該也不難
9 W9 s+ y' Z- ]; z, x
有的話可能者佈局時沒考慮清楚周圍device的影響，又或者整個ESD device擺置不妥
1 V7 B1 {; P6 ~0 q- b
導致ESD turn on不均，在在都會導致整體ESD效能降低產生ESD damage
( f3 j6 `7 ?9 M
$ B N1 h. K4 p4 a; P' I9 D8 y6 ?0 M
如果有找到問題點的話，記得多分享ㄡ
作者:
alienwarejian
時間:
2015-5-11 03:53 PM
如訊號一開始進來先看到電阻，是會先死在電阻的
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2
