Chip123 科技應用創新平台
標題:
Virtuoso CDL Import設定問題
[打印本頁]
作者:
bookfish928
時間:
2010-8-4 04:24 PM
標題:
Virtuoso CDL Import設定問題
在CDL Import裡設定的reference library及device-mapping file
; M( u' J# `' y5 Q* H
請問reference library指的是??
8 X0 }# O3 I* L' {6 J0 V7 k! v
以及可以請教如何撰寫device mapping file嗎??
4 K1 R# {0 z: F0 _% h7 l
+ r' c3 L" _. u/ s" J2 b" V
謝謝各位大大囉
作者:
wachun
時間:
2011-4-29 02:42 PM
reference library指的是你用的nmos/pmos/inv....etc. library
作者:
liu.leon
時間:
2012-4-12 05:02 PM
device mapping file
; g; E4 L+ T2 _; d% [# Z# W
先vi model.map file
( Q- |# ?: s2 `$ X) T0 V
M PCH . .
8 ]! k1 m* T: c! P5 f* c0 p( S& U
M NCH . .
5 M4 T* T0 m* n/ f9 W% |1 v
第一個 . 是自建layout library, 第二個 . 是 TF file定義的MOS 名稱,
( U# K3 R, a1 U& F7 z6 w* [9 E
也就是說沒有自建layout 如下:
$ n" I1 ^, |2 ^! r) b7 w. z* M
M PCH . PMOS
. F) J% L6 m4 P5 Y7 u
M NCH . NMOS
/ N$ U& [4 Q0 q4 G- y$ f1 q
如有自建layout library
4 p' x! [( Q8 o! p
M PCH lib_name PMOS
7 e# O8 \3 s" W2 g( @7 e
M NCH lib_name NMOS
作者:
star123
時間:
2012-6-5 09:02 AM
補充:
/ P; y. t5 _- D+ U* v8 }
1. Reference Library: the reference libraries or Process Design Kits (PDK) where the symbol views of master cells are present. 既你想要用的symbol是來至哪個 library.
: p, ~ b0 W7 K% \& M
2. Syntax for Specifying Device Maps in a Device-Map File:
4 K1 N# i1 k4 g& Q7 ?
devMap := <primitive_device_name> <mapped_device_name>
" X% E, ]% x" Y# O% ` ?$ f
[ propMatch := list_of_prop_to_match ]
# p" X0 N! ]5 N7 C: ?2 B- X
[ termMap := list_of_terminals_to_map ]
( c2 g4 y: h! j9 Z& J& o, b- ]1 B/ E
[ propMap := list_of_properties_to_map ]
( Q# O* t) ]. g" F, A) o
[ addProp := list_of_additional_properties_to_map ]
# V0 B% U$ G# O% h" z( F* C
Example:
$ @; a8 _( k/ ^. N% {) t7 k
devMap := resistor res
1 d0 r8 L1 I0 P4 R
propMatch := r 20000
) O- v) x* J6 H( X6 q5 i, u
termMap := PLUS PLUS MINUS MINUS
8 V" s! g+ F: ~% ~; x
propMap := subType type r resVal w width l length
2 B1 g* q8 ^# r5 j- I" W; \
addProp := model res
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2