Chip123 科技應用創新平台
標題:
pn junction的esd如何畫比較好？
[打印本頁]
作者:
gyamwoo
時間:
2009-11-6 05:01 PM
標題:
pn junction的esd如何畫比較好？
我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
) j; D6 B+ X4 P; ^' J* }- ]+ ^5 ^
也可以解 anttena rule的錯誤。其電路圖如下：
' [+ ^! O7 s: d; X# n% u
2 A; X5 u" c" W% i
而我畫的layout圖如下：
/ u2 H$ x& B+ D: A) G) w" g, a
$ j6 V# H$ X( s5 m8 \1 Y
9 V: I+ W; ~, u+ H7 Z
我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
3 `+ X# G( F: f; y# w0 `9 w
我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
: q' r" Y3 \5 I" @5 Y$ F
1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
- k* J9 \ e2 M: o
2.導通電流多大？跟pn接面的面積有沒有關係
( V4 P* k5 K7 f1 } |% x
3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係
: i/ i# T; ]* g
% @; K: ]5 E8 h0 d
拜託有人能給我一點指引，謝謝。
作者:
gyamwoo
時間:
2009-11-6 05:03 PM
補上
0 V5 h3 t& t# o7 x' z5 Z
電路圖的連結：
/ r4 M0 P' A v7 M
7 r$ B! k# z8 t
layout 圖的連結：
! B/ |" q7 m! d* @6 D& X
作者:
CHIP321
時間:
2009-11-13 11:32 PM
本帖最後由 CHIP321 於 2009-11-13 11:56 PM 編輯
' w6 w8 y* K9 i0 O, C
) h/ r! T1 L0 E3 ?1 h
通常我们IO的ESD会选用fab提供的结构，尤其是数字部分，diode做ESD在效率上没有GGNMOS或者SCR结构高，
4 e H5 d! X7 V& u( B9 O. |
通常会用在两个需要做简单隔离的 地或者电源 之间才会采用这样的结构，
+ k% W# w# ^ }" b* ^
击穿电压与面积无关，只与PN注入浓度相关，但是小尺寸，导通内阻大，能量耗散面积小，结构比较脆弱。
' @- V0 n5 Z# n' Z( z
具体VBR值手册会给出的，电流就很难说了，要参考HBM 模型来仿。
$ m# V6 x' R/ P) m% y5 u. _1 X
两个管子size有同PAD面积一样的差不多应该可以zap到2k，cont的接触尽量均匀一致，可以参考ESD Circuits and devices - Steven H.Voldman
作者:
iamif520
時間:
2009-11-19 08:15 PM
怎麼都看不到圖片呢?
0 q% J2 Y4 P0 z# C% L! ]: K
是沒回應嗎XD
作者:
ritafung
時間:
2009-11-20 09:32 PM
diode 是需要power clamp來配合的.而power clamp可以是GGNMOS, SCR, RCGTNMOS等.
" ?/ a( D f& h: G* [3 n
diode 的好處是面積少,對fine pitch的pad來說是非常好用的. 但是我們要注意diode 跟clamp的距離不能太遠!
: K( X q- x" A* J: Q( a, s# t
diode 的通電能力是跟周界有關係的.而diode 的area是跟電容有關係的.所以,如果要針對high speed 的digital pin,diode 確實是很好的方案!
+ _. r5 x9 b4 {$ t2 ~9 ~5 ]$ p0 v
7 d' Z3 ~! Z) l$ m8 V; Y8 \
但你要千萬記得diode是不能單獨使用的,它的reverse breakdown 是非常差的!
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2
$ j6 V# H$ X( s5 m8 \1 Y
7 r$ B! k# z8 t