Chip123 科技應用創新平台
標題:
關於layout連接
[打印本頁]
作者:
laasong
時間:
2009-8-4 12:49 AM
標題:
關於layout連接
各位大大好
# n& y* A& X9 Z J [3 m
我遇到了一個問題是有關於把兩個block連起來後,LVS卻遲遲無法通過(我有把兩個的vdd和gnd用metal連起來)
8 j$ b# k% l7 a2 Y( ?' B, r# W, N
個別把兩個做LVS是正常的 但接起來後卻一直跑出錯誤 更糟糕的是還不少 但都是一些頗怪的地方
- m q2 M% ]* n2 T8 E
譬如說 原本一個BLOCK跑過的地方去無緣無故出現錯誤 但線路是對的
) o2 V c) B' y8 P
還有MOS找不到instance 實在是無法理解
作者:
skeepy
時間:
2009-8-4 08:10 AM
哪你是用只有兩個block連接netlist的嗎?subckt怎麼給的？
# n3 `9 a& I% ^
數一下各別跑完的lvs report中device有哪些有幾個,跑兩個
& D6 b$ M' \+ d7 v9 {
block時總共又是有多少device,跟netlist對一下哪邊多哪邊少
2 ^$ Y6 g6 t6 [% d: _0 `" T
.
作者:
laasong
時間:
2009-8-5 06:54 PM
我找到問題所在了 因為兩個block裡面都有名稱一樣的cell(一個是INV,另一個是inv)
1 L- Y' U4 E1 I# m( D
難怪會有那種無解的錯 所以名稱也得特別小心阿 有了這種不小心之後 希望大家也能夠多注意囉
! y7 P5 C- _ c$ B1 ]$ o
名稱還是不要打一樣的好 呵呵
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2