Chip123 科技應用創新平台
標題:
關於VCO的電容layout
[打印本頁]
作者:
laasong
時間:
2009-7-29 04:24 PM
標題:
關於VCO的電容layout
小弟在畫VCO的layout時遇到了這個問題,問了其他人 他們都說沒看過這問題
5 V* h7 T d1 L5 }9 {* T& ~
只好在這求助於版上各位高手們 我只知道是問題是電容的部分 卻無法找出問題所在orz
6 T5 B- n! [" D5 a: ]3 J' y" \
[attach]7559[/attach]
5 J* [% E& ^0 x8 Y
/ Y7 c. B7 N! y5 {8 p, b
[
本帖最後由 laasong 於 2009-7-29 04:26 PM 編輯
]
作者:
minzyyl
時間:
2009-7-29 07:26 PM
1,確認下layout中到底有沒有這個電容
0 [0 ^: g3 }: }/ |5 L
' z2 B& {# z2 I: f; V' [
2, 如果電路中還有類似的電容被識別了, 比較下識別的電容和這個電容的區別
4 d$ R, i+ b0 U8 Y. z
7 ]/ H( q4 N. `
3, 模擬下layout中這個不能被識別的電容環境, 單獨做一個layout,只有這種電容,(可先單獨一個電容模擬,如果通過,則把周邊環境逐漸加上,例如原layout中兩個電容有一端是merge在一起的), 看能不能被識別.
8 [6 m6 P, _& f# Z E; Y% j+ c
4 M7 q0 o/ B. d/ }, C- V
4, 如果單獨能識別,而加上周邊環境后不識別,則可能是command file有問題,或者layout中的電容有了多餘的層導致command file無法識別。
. E. J _2 P1 ]- N; i7 Z% S8 }8 S
0 ?3 ~* P4 b- {" p4 x9 x
綜合以上應該查不多能找到問題所在了.
作者:
小朱仔
時間:
2009-7-30 12:39 AM
除了上述大大所說,
) u4 { m3 y- W; r1 H Q$ y
小弟建議可以檢查一下SPICE Netlist,
# D) J6 O K! T# q) e# L$ q
確定一下 model name是否正確後面的電容值寫法是否正確,
. Y# i( w& Y2 T; _& p1 `0 I0 O: ]
若不正確也會造成找不到電容的狀況,
/ b; Q9 ]0 j) k3 K
參考看看~~
作者:
laasong
時間:
2009-7-30 05:53 PM
單跑一個電容也是有一樣的問題 我快哭了
2 Y6 m% v& y0 s
好不容易每個block都畫好 卻出現這種問題
$ {4 J6 z: @. G, ^
但同學的卻不會這樣
作者:
uurtu666
時間:
2009-8-8 02:07 PM
這是屬於屬性錯誤,先檢查你的電容值是否有錯誤,或是netlist檔中對於該電容描述是否與你拿到的電容值有出入
作者:
gyamwoo
時間:
2009-8-9 05:19 PM
你的電容是用wos的話，layout裡pdk叫出來的也要是wos的喔。
* M: P$ N# l0 w+ m$ l! ]
還有你用pdk的話，沒理由會出錯。檢查看看lvs rule
作者:
laasong
時間:
2009-8-16 04:52 PM
我把整個資料夾重新換過 然後製成檔也更新後就沒出現了
9 F+ U2 c( P3 W0 g
6 k# o- L4 o6 h8 y& B. b
可能是我之前設定的時候用到舊的
! a) F3 ~' I( B9 J+ f* M7 F/ [
1 ?& O; x! N3 s9 x8 M! v$ u
不好意思 麻煩到版上的高手們orz
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2