Chip123 科技應用創新平台

標題: 請問一下FPGA要怎麼實現高倍的倍頻電路嗎??? [打印本頁]
作者: tmwcndjjmj    時間: 2009-5-27 02:03 PM
標題: 請問一下FPGA要怎麼實現高倍的倍頻電路嗎???
不好意思~~想要請教一下各位前輩們~~  H: H7 s: f; E: D1 q9 n  `
我所使用的FPGA晶片是altera的Cyclone系列~~~  V( y7 o, Y& l
我現在遇到了一個問題，就是我電路板的input clock是48Mhz，但是我想要讓FPGA可以輸出二個clock分別是32.2Mhz跟48.3Mhz~~
; a+ B2 ?) R; M2 l我查過了Cyclone系列的PLL分頻跟倍頻ranges只有1到32而已，明顯不能達到我的要求(輸出没辨法為48.3Mhz)~~( K) K) y, @4 C0 O" ~  _& W- }
所以我想要找看看有沒有什麼方法可以設計出一個高倍的倍頻電路~~不知道各位前輩們有沒有人有經驗??
作者: topplaza    時間: 2009-6-2 03:12 PM
第一個PLL 做一個100 MHz的頻率出來
2 i0 k1 E/ h" I: Y' z% L& K5 g第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了
作者: tmwcndjjmj    時間: 2009-6-2 03:37 PM
原帖由 topplaza 於 2009-6-2 03:12 PM 發表
3 u! ^% Z# Z+ V: Y1 `  j* Y第一個PLL 做一個100 MHz的頻率出來
, P, A( d$ ^" J7 ?1 \第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了

! w# M7 O0 t6 G$ m) n# [7 S3 h
我試過這樣去做& P. s3 X! O7 }" B+ y2 `/ O
但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
) G. e2 S" z, c4 e% n2 E而我電路的外部輸入頻率只有一個48MHz而已; J- W9 E* {/ w+ G) U' x
所以沒辨法這樣做. f' l3 Y2 P- p! i% i, C. ~, v& {

- W8 [1 g6 ^" A- d: S而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制0 k& q# p7 i* E% G# |
只能做1到32的除頻跟倍頻
  K* r6 i- k( a所以照您的說法下去做也行不通
: |) A8 m  P' v+ J- d" S2 q: S
" K8 O' I4 N" r0 G' V不知道還有沒有那位前輩有其他的方法?? (跪求Q.Q)
作者: darylz    時間: 2009-6-3 12:02 PM
这方案怎么定下来的？
1 a6 M' G. X7 S) K很难想象哪里有这样的应用，输入48M输出48.3M5 j/ M5 C0 x( U. H
要锁频吗
作者: tmwcndjjmj    時間: 2009-6-3 01:02 PM
其實原本是要求要做遞增的
' i5 X$ p4 }  F' `9 j% B輸出頻率由48MHz開始增加
2 H6 H' C! i" K7 K: |) a5 `) m一次增加0.3MHz直到63MHz為止; L4 ~) _9 ]$ i+ o3 o
但是我現在連48.3MHz都做不出來; e& X" f& D8 [  @5 [
所以才會上來問問看有沒有人有什麼建意6 ?% A) Z/ G+ j! B5 g; a& {7 U

2 U/ j) ]$ X5 V& N( v[ 本帖最後由 tmwcndjjmj 於 2009-6-3 01:12 PM 編輯 ]
作者: topplaza    時間: 2009-6-3 05:16 PM
原帖由 tmwcndjjmj 於 2009-6-2 03:37 PM 發表 * T+ M. n1 y/ \  {& _2 P/ g: M

( d( G5 T9 {- A3 T3 h- S9 ^8 b9 @! u- U8 V# W  J3 k
我試過這樣去做
  k6 x- V' X  {+ D3 d/ J# Y但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
, k4 C' n/ D, D' c5 K) j; H9 ~而我電路的外部輸入頻率只有一個48MHz而已
3 o1 X' ^$ }. h2 t' D% ]$ X所以沒辨法這樣做& ]- O) W9 f% ?5 n: u

7 v# ^1 _* B( i7 z而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制/ |' O7 h# w* M( Y  Z
只能做1到32 ...
" f& C" p1 z) {" l
/ {# H( k+ z) k, P7 L$ o
可是我試一下 Cyclone的PLL是可以做到啊!2 }" I$ |: _7 W3 L1 o5 k$ O: U* d; r
PLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的
( S3 P' i2 V8 q" Q; Q) f你是在合成時產生錯誤訊息的嗎?
作者: tmwcndjjmj    時間: 2009-6-4 09:50 AM
原帖由 topplaza 於 2009-6-3 05:16 PM 發表 * j  E& s9 M# P. B0 F' h; G! v

- ^& I9 E. M: s& }9 M$ z: _
: _2 I* w7 C; F可是我試一下 Cyclone的PLL是可以做到啊!
3 D, I( d* }5 @( i) f8 S% k* bPLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的
: N2 C/ S8 I$ G你是在合成時產生錯誤訊息的嗎?
1 S! g1 `# K( {* }7 U7 T6 m! m6 C

3 }( R* p3 r2 M我也試過你的做法,是可以設定一個輸出48.33333MHz. H7 _5 l) ~5 q! S$ }1 i1 S
但是我compile到Fitter(Place & Route)的時候就會出現ERROR
0 ]8 U/ t5 ~3 q6 s所以我才會上來問問
作者: tmwcndjjmj    時間: 2009-7-3 02:34 PM
問題決解了; w1 }$ z2 \% \' [0 \$ n& d( e4 h& z% C
謝謝各位的幫忙
8 {: f: A0 Q: Z最好還是使用counter來計數' I5 H5 U. z  M7 E
不使用改變頻率來控制了; u) h# t, \8 a! V* `0 p4 c+ ^
然雖同步方面算了很久才達成8 _: ~( C& m1 f# n4 u' r7 @
不過總算是完成了
作者: thjan65    時間: 2011-12-29 05:59 PM
回復 8# tmwcndjjmj & ~7 U) Y( c3 T: @

4 y9 a$ a( m1 h; S( f2 _  M) u: h3 L7 Z7 k1 Z9 `3 {" c$ E$ u5 P6 o
土法煉鋼    ? 辛苦但直接.



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2