Chip123 科技應用創新平台

標題: Fold cascode OPA設計問題 [打印本頁]
作者: jerryyao    時間: 2009-5-22 11:14 AM
標題: Fold cascode OPA設計問題
各位好：. X0 O. H7 ^0 e) f$ n/ u4 n
  我想從數位領域轉往類比領域，所以我練習了這一個fold cascode OPA(圖一)，我有看過
! \9 {0 m2 X3 |' P4 p) w此網站的有關fold cascode OPA的討論，聽從建議我先設計bias電路（圖二），有了bias
$ U; R% J+ H2 E; F% k( H電路後，我想因為此bias電路也是cascode架構，所以OPA電路的cascode架構中的mos w/l比& q: [! C$ B1 |' a% {8 W
應該要跟cascode架構的mos w/l比相同，如此偏壓才會使所有的mos都在飽和區，請問我的想
# ]/ d5 {* M2 X$ I法是對的嗎？
6 L( ?. {1 X) g7 g1 G  P. R還是bias電路負責產生電壓，OPA中cascode架構的mos w/l可以另外設定，只要bias電路
. ]7 ^6 @3 t7 V* z9 q. o# L產生的電壓能使OPA中的cascode中mos都在飽和區就好？9 `4 D4 `6 S3 O) R3 W' p5 a1 j

3 o( {# ~9 w% T9 @' u( |此外從佈局觀點來說，bias和OPA的cascode中對應的MOS是否要一起做同中心(common-centroid)佈局？
) K; O% T# M8 f- W9 H3 R(對應例子：OPA的P0,p2對應bias的p0,p3)# o7 n0 c$ G: c) ~7 z0 M4 G+ g" H
還bias的p0,p3做同中心佈局，而OPA的P0,p2另外做同中心佈局?
6 R" X5 R% U$ `: t6 R謝謝$ f( U% O( n' p3 b

3 L6 K" B# F3 ]( K' B/ n[ 本帖最後由 jerryyao 於 2009-5-22 11:26 AM 編輯 ]
作者: seanyang1337    時間: 2009-5-22 03:42 PM
Dear jerryyao,6 Q7 q$ a0 I3 b9 R% E2 ?2 e
建議BIAS電路跟OPAMP 各自作MATCHING。
7 {; @4 e/ h* k2 I再來，BIAS電壓只要能使的MOS能在你要的條件下(VDD，CURRENT，TEMP，PROCESS)都在SAT區就可以啦。. X$ x4 L5 J% c( @- w% n
最後，電路的P4在我看來是可以省，P6&P7不對稱，N1&N3 SIZE 太小，BIAS電路要做START-UP 電路，
* [$ ~# s* S. x* j; a最最最~~~後，check DC bias voltage.
作者: jerryyao    時間: 2009-5-22 04:03 PM
For  seanyang1337,
3 N  |. E* w$ Y8 W0 U謝謝。
5 }7 w/ {0 D/ R" e% uSTART-UP 電路我會加，因目前我的重心的OPA本體，等到完成後再加。# G3 a- ?" s' T- U
其他的部份確實有問題，我會修改。/ C8 Q$ g' v/ K' m, S
$ h4 {- F% E5 m) e9 S
不過電路是不是錯了，OPA cascode電路的current mirror是不是要在PMOS那邊，而不是在NMOS那邊?
7 y2 W7 S/ b6 V" A* Q/ s; ]) o我有比較我手中的類比IC設計的書，allen和zaravi的書都是在PMOS端，只有, N) B/ H: c  V% o
baker的CMOS curcuit design,layout and simulation是在NMOS端，是baker錯了，還是都可以？
3 r& e5 X% I+ g" X9 x5 J  r謝謝
作者: jerryyao    時間: 2009-5-25 10:35 AM
關於current mirror是在PMOS還是在NMOS處有人回答我是沒錯啦，只是大家比較習慣在PMOS處。我跑了模擬好像都可以，只是不明白為何current mirror在PMOS處的CMRR是負的，如圖一，如果current mirror在NMOS處的CMRR是正的，如圖一上下相反的波形。
* S; h+ b$ i/ N+ ^
7 m% R* Z* r7 |& c: j9 H0 y7 g此外我將此OPA接成反向大器，圖二，其中:$ {, O6 w+ I! }8 }
rf : 10K
% M+ [0 B4 a9 |. c7 l) k) W9 i. ors : 10k
8 y% w) ?( w2 x& U, mvin : sin(1.65v 1.65 50k)
: G/ D* a" A; ]vp : 1.65
; a7 u0 F* i: d. o, G. }- n1 _& g模擬結果如圖三，請問為何vin在1.65v附近時vout會出現怪波形？
9 [: i4 ?  n" C% \PS : OPA的尾電流為20uA，而OPA cascode的電流都為10uA+ i( b. r  ~$ p" d/ X! ?
  新電路如圖四
( [: ^3 P* v% J* Z) I  J謝謝) r( z  z; T' ^

8 g% i! T8 T4 g- t[ 本帖最後由 jerryyao 於 2009-5-25 10:39 AM 編輯 ]
作者: li202    時間: 2009-6-5 08:34 PM
反向放大的Vin與Vout相位也不對~~~~+ L* ^" U% l) U. x  f% J1 t
2 Q; m9 I- m+ E$ v; V) Y; Z$ F
你的偏壓電流不足以提供電阻的電流
7 \! X9 _5 A8 Z/ l# U2 z$ R1.65v/10k=165uA>>10uA- ~/ F. }. Q' p. f7 _2 W! \
只有在交越點時，電阻電流夠小，才正確顯示輸出與輸入波形關係1 q, X+ j9 b1 _$ g9 W3 `* r

! G/ ]( C' W4 k$ g. c- a不知道你的CMRR是怎麼取出來的% n/ x$ t  _. [4 |* G& I
可以將BIAS的電壓取固定值跑CMRR
作者: jerryyao    時間: 2009-6-8 10:11 AM
原帖由 li202 於 2009-6-5 08:34 PM 發表 0 @, Z- ~2 p- Z, Q& _/ i3 v
反向放大的Vin與Vout相位也不對~~~~
& X" e4 X* v, S. q  c' A& F
8 K+ C9 {: }0 G你的偏壓電流不足以提供電阻的電流
' k* L3 Q& O% B6 P2 C: _1.65v/10k=165uA>>10uA
3 O* ?1 @) K8 _9 z& W7 \只有在交越點時，電阻電流夠小，才正確顯示輸出與輸入波形關係
7 _/ k0 O1 k$ g- m8 V1 `' }+ N# @# _( @8 x6 z/ X: {
不知道你的CMRR是怎麼取出來的% _' {4 h+ F' w% n
可以將BIAS的電 ...

3 \# Z% x  n$ Q2 \* {  s% f" I1 A# R# X$ u' |. J
終於有人回了，謝謝我知到了，我會試一下，下面是我的spice deck for CMRR:
$ n; c9 U4 K# L, ~- M2 S8 p% s1 b* \.param vdd_p=3.3
. W& o' Y/ e9 ]3 u  B* m- |vdd avdd 0 vdd_p$ B4 R5 A3 x8 A% J' @  ^$ [
vss avss  0 0
5 j6 Z2 y3 }3 e  y& lVM VM VP dc 0v
2 g3 ]% K/ d" t7 U( A9 {VP VP avss dc 1.65v ac 1v# l! W1 x! _! L# g* p( e
* instance of top module                                                      *
; M2 G5 a6 d% d5 N
  N9 Q6 @  G/ F# d4 P  F' Ex1 OUT VM VP OPA
' z9 m" }9 `. w( U" @
: P; z6 K+ Z0 |4 V! I8 ~* D* Sweep & Analysis                                                      *. U% t8 [7 D) M
.op% p) o: I; T0 w. [5 X& k
.ac dec 100 10 1000meg
' T" ?% A2 Q4 N4 C.probe ac cmrr=vdb(OUT)
; h4 @8 E4 P$ p5 [# t相同的碼跑出一個整一個負得cmrr，我後來有用allen的方法（圖一）跑出來的CMRR還是負的，請問CMRR是負的對嗎？
作者: simonblue    時間: 2011-11-25 02:59 PM
回復 6# jerryyao
! K8 `1 K4 S, U
5 J. V: b, ]5 v" W& U- `2 R8 {" G首先你要瞭解為什麼要做差動型的放大器？就是因為差動放大器可以消除共模雜訊，所謂的CMRR=Adiff/Acm，當然是愈高愈好囉，代表你的電路受雜訊影響愈小。
; z" o" ?6 K' ~6 e1 p9 Y所以如果你測到的CMRR不夠高，甚至是負的。你覺得這個電路正常嗎？所以建議你再檢查一下netist。
作者: freemystyle    時間: 2012-1-19 05:35 PM
尺寸的設計上似乎有問題，folded cascode N1 N3應該要提供給folded 負載跟diff pair電流，尺寸卻不夠大，建議版主再仔細看清楚設計的方式跟電流的分布，allen應該有教要從哪一些mos開始設計之類的



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2