Chip123 科技應用創新平台
標題:
請教FPGA差動輸出的問題
[打印本頁]
作者:
kokonut
時間:
2009-4-28 07:53 PM
標題:
請教FPGA差動輸出的問題
大家好
3 c9 h. d4 P" D, Z y
" i" U& H/ _7 h/ p; k( B0 W
想請問一下
a, z* C* c! [
6 w, \" U; \" U
現在我的FPGA外接4組driver IC
* W3 r! S8 C) |3 b
0 o! V/ n) J- [0 q
此IC為differential type的輸入
; e# s d9 y6 ]% F/ U/ c3 S& [
" _* a Q& g# C' n6 S& j
2 w o7 v( o1 z- S
我現在每一筆控制data為4bits (期望能操作在500MHz以上)
+ v- j% ]9 U4 m1 n9 G4 `) X! ]
Q% M7 R6 P5 ?: v& N
每一個bit分別同步控制一組driver IC
: }" k& m5 I% k9 Z3 E/ O D& Q L
/ ]6 s6 W8 q, a/ N. B/ a* E
0 n* \2 t# }+ w0 g8 g& ? _
我想請問一下
" k) ^' A: G0 u
7 U- B, l* U/ M
我想把每一個bit在送到driver IC之前
+ m+ [5 p- a% _3 V: ] F# ?
- y. K2 E# [8 w( g! p3 A# J
先轉成differential mode
+ |+ b) Y% y- `( \, u
Z9 k9 \3 i; e. s% a7 D
' x( y9 g; u5 q. ]( N" L
我現在的想法是
* N/ w6 f3 q4 g9 V2 Z
7 s" K6 k$ A, e
寫個differential mode 的module
0 e6 k/ w" F& N! L7 x% j
' v6 p5 k3 Y! v1 K( |
此module很簡單
s& B, h8 `; r+ o7 a$ R& Q
/ L2 q# i. v0 i3 P2 _) x
為單一輸入
( o. Z- }1 O0 X, o
+ f6 y" H) Q4 l5 f6 K+ B" T7 V
經過一個buffer 與 一個反向器
9 a. t3 q! {+ r& O6 `0 {! z
! U) o& P5 w% ? K+ S7 J
的雙輸出
+ ?+ E" M; X4 L# v$ Y
+ [7 j: i% D5 m w. T: {! K3 n
) {. q/ `6 A9 ^
& U* ?0 j0 [* ^
2 d( \" F: I& G9 P1 q
感謝
作者:
tommywgt
時間:
2009-4-28 10:31 PM
請使用DDR的IOB並把IO type設定成LVDS即可
0 V5 ]* z1 E8 w/ n
不需要特別去設計一個module
作者:
videochip
時間:
2009-5-6 06:41 PM
直接使用的話，skew 的問題要特別考慮
5 U% v6 M u: k9 \" U
另，一般 fpga，有現成的 differential io 可以用
5 m# Y: t$ E/ r0 h2 }
不過如果是 500 MHZ 的話，可能要挑一下了 ???
作者:
fjuphilip
時間:
2009-8-17 10:52 AM
千萬不能這樣用
) T* z, f5 E6 Z5 i. |4 V
在高蘋上面你必須考慮兩個部份
8 Y% @. R) X w; ^$ e
外部PCB必須等長
& T! S: l- V" p) t$ [4 r8 [
內部在LVDS buffer 之前的routing
% T8 P- i" [! z9 X c3 y2 P
不然你會q到死
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2