Chip123 科技應用創新平台

標題: 请问这类型的bandgap需要加start up 电路吗 [打印本頁]

作者: janet_jiang 時間: 2009-3-31 10:08 AM
標題: 请问这类型的bandgap需要加start up 电路吗
[attach]6505[/attach]

作者: janet_jiang 時間: 2009-3-31 10:15 AM
OP的bias是通过自偏置电流源得来的，不需依靠bandgap支路。我现在比较疑惑的是，如果这个bg电路存在0电流解，那么对于OP而言，应该是VIP=VIN=0,VOUT=VDD, 但是对于这个OP而言，似乎不会出现这种情形。所以，请教各位大大，这个bg电路究竟需不需要start up 电路呢？
另外，我有加过比较慢的ramp VDD电压来仿真，发现有没有start up电路，VBG都上升得一样快，最终都能达到所要的解。

[ 本帖最後由 janet_jiang 於 2009-3-31 10:51 AM 編輯 ]

作者: renzhq 時間: 2009-4-1 11:12 AM
當然需要了，你說的狀態有可能出現的，因為運放已經不在工作了，輸出的電壓是浮空的，跟輸入的電壓沒有關系的

作者: janet_jiang 時間: 2009-4-1 11:19 AM
谢谢renzhq
可是我的运放是PMOS输入，input为0时还是能够工作的。并且按照我的设计，输入端为零时，输出的电压在VDD/2左右。

作者: sms 時間: 2009-4-1 11:11 PM
勸你還是老實一點加上start up電路，你要嘛加在bandgap電路，要嘛加在Bias電路上
沒有start up電路，IC做出來你很難保證VBIAS_P可以進入正常工作電壓

最棒的是，模擬還不見得看得出來

作者: semico_ljj 時間: 2009-4-2 12:25 PM
有第二态出现，要加的！

作者: renzhq 時間: 2009-4-2 08:22 PM

原帖由 janet_jiang 於 2009-4-1 11:19 AM 發表 : ~+ ~5 ?, D, n
谢谢renzhq1 F3 R& l; p5 ?. k
可是我的运放是PMOS输入，input为0时还是能够工作的。并且按照我的设计，输入端为零时，输出的电压 ...

你只是考慮運放的輸入了，運放的偏置如果沒有工作呢？運放還是不工作的，你可以在仿真的時候設置一下初始電壓，會有奇異點的

作者: janet_jiang 時間: 2009-4-3 04:29 PM
呵呵,谢谢各位的耐心解答
还有一个问题,有没有办法在仿真的时候模拟出零电流状态,如果可以,各位是怎么设置的呢?

作者: donlion 時間: 2009-4-3 10:54 PM
你这个电路我有simu过，可以看到不加startup电路会有两个兼并点出现，你可以尝试断开op输出与pmos的gate的连接，在pmos的gate上加dc源，作dc扫描，观测op的输出与dc扫描的交点，就是电路可能出现的解。可以清楚的看到兼并点的出现。

作者: renzhq 時間: 2009-4-4 01:17 AM

原帖由 donlion 於 2009-4-3 10:54 PM 發表 ! d/ ?- w4 n& l+ @
你这个电路我有simu过，可以看到不加startup电路会有两个兼并点出现，你可以尝试断开op输出与pmos的gate的连接， ...

这是一个好办法，又学了一招

作者: cc2052 時間: 2009-4-15 01:14 PM
1. Bandgap core 應該是不需要加上 start up 電路只要是 negative feedback
Razavi 的書有寫, 要確定回路是 negative feedback.

2. 但是一般 current mirror 組成的 constant-gm biasing, (上面是PMOS current mirror, 下面是 NMOS current mirror), 這是正回授, 會有二個解所以你需要 start up 電路到有電流的解.

麻煩各位指教

作者: 122013137 時間: 2009-4-20 10:34 AM
標題: m
需要 start up 電路到有電流的解

作者: lynker 時間: 2009-5-8 03:06 PM
我记得某本书上说过
当OP的输入产生了负的offset的时候
上电时bg会有零电流的可能
于是在OP的某个输入端上加start-up电路
上电瞬间让OP给bg产生一个开启电流

作者: 122013137 時間: 2009-5-11 10:58 AM
當然需要,很多时候初始的状态都是有可能存在很诡异的简并点yizhi令电路死掉

作者: tomandrose 時間: 2009-5-13 09:51 PM
It depend on the belows :
if vp=vn=0 , the op output is high , then a startup must be included

作者: stanleyy 時間: 2009-5-15 09:56 AM
當然需要了，你說的狀態有可能出現的，因為運放已經不在工作了，輸出的電壓是浮空的，跟輸入的電壓沒有關系的

作者: hitxiaojun 時間: 2009-5-15 01:24 PM
標題: 回復 9# 的帖子
这个方法不错，学习到了，太有帮助了,不断学习中.........~~~~

作者: ziv0819 時間: 2012-4-10 02:05 PM
dc掃瞄！都忘了有這個東西了！
感謝大大的提醒！
現在也在做這方面的東西！
來吸收一些知識！

作者: luckyhuihui666 時間: 2012-4-13 07:41 PM
应该加，仿真和实际是不一样的……

歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)