Chip123 科技應用創新平台
標題:
IC上客戶板子Fail的問題
[打印本頁]
作者:
yhchang
時間:
2008-1-18 01:44 AM
標題:
IC上客戶板子Fail的問題
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug
9 w+ p" u8 D1 y
原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包
- \$ J4 y0 I6 x4 {% N! h# l
1 N, N, j8 ]$ x* I
我自己是覺得可能有以下幾個可能
3 H1 b. K7 y0 q; R" n% ~. n! l" a
1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題
6 G5 g b, G1 ^" f$ d v( E& ~/ [- ^
2. Board Level的 ESD或 EOS Fail
4 f% P! \* E. r
3. 板子上的Chip間 EMI的互相干擾
& [' G I6 s: j& y
/ t( |4 K" ]4 J% W1 A# D# W, g. L X1 ?
我的疑問是
: [* I$ Q+ ~+ d0 s+ w3 S4 X5 z" [
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?
, i; x: j/ t# g; p
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?
) N" ~/ ?. g4 d6 A0 i" l) c$ z
3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題?
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2