標題: 有人會寫一個 tree type Dadda multiplier for verilog [打印本頁] 作者: iso9007 時間: 2007-11-17 04:09 PM 標題: 有人會寫一個 tree type Dadda multiplier for verilog Dear All~8 w. d% O+ Y( k; J
, s5 _! v/ @: A# V6 t- J( u" \小弟最近寫了一個 tree type Wallace multiplier , 但是最近想學 Dadda multiplier ?3 O0 I$ k, G8 N. H# b: r & u- l! m/ N' C8 c' a6 K但是卻遇到問題，要如何寫一個 4x4 Dadda multiplier 大家可以寫個範例來參考嗎* g# w3 `% L. Y
6 R! d+ L% G- _6 J5 k# s麻煩大家了~作者: masonchung 時間: 2007-11-17 04:32 PM
Dadda multiplier 為 bit-plan FA / HA to implement the multipler; }% b: O! T% g' A# f9 t
應該不難作者: iso9007 時間: 2007-11-19 12:28 PM 標題: 版主你好 我寫好了~謝謝~~昨天一直摸索，就弄好了。+ o: I" v( g" p7 i
想請問的就是~如何寫出參數化去改變它的bit 變化呢？作者: masonchung 時間: 2007-11-19 01:24 PM
Why need to change bit ? " n+ N# b# _, j4 V; ]+ g# X' l: ~One have to do first is to deside the Max bit the multipler input is , than do the architecture implement...作者: iso9007 時間: 2007-11-19 05:38 PM
就是輸入一個參數值給它$ j# S1 [& l8 ~: A T1 O3 j# ^
相對它會對應 bit 數 的 multiplier.作者: iso9007 時間: 2007-11-26 01:59 PM
對了~如何寫一個 testbenches 。。。作者: 蘇建誌 時間: 2008-11-26 03:27 PM
我也需要 可以給我嗎!!~0 ~ 因為我想要寫 但我寫不太出來^^ 給我一份吧
