Chip123 科技應用創新平台

標題: 關於undersampling ADC的問題 [打印本頁]
作者: jeffsky    時間: 2007-11-8 02:07 PM
標題: 關於undersampling ADC的問題
設計的undersampling ADC用54MHz sample rate採樣44MHz signal，出現17MHz的雑訊，請問各位先進可否指點？
- R8 {0 I( ?" r+ x或者能否提供相關資料？因爲之前曾經看到過類似的解釋現在急需卻找不到了。：（
作者: jeffsky    時間: 2007-11-8 05:58 PM
原帖由 jeffsky 於 2007-11-8 02:07 PM 發表 9 Q, k! ?1 r& E4 ~9 L' F
設計的undersampling ADC用54MHz sample rate採樣44MHz signal，出現17MHz的雑訊，請問各位先進可否指點？
6 g; J; t8 v! B( x. N6 H或者能否提供相關資料？因爲之前曾經看到過類似的解釋現在急需卻找不到了。：（
( a; Q7 R, C, d% r/ [) z1 N4 R
？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？/
8 h0 n+ |2 h) @* B6 v* l  x( i9 G[attach]1971[/attach]
作者: DennyT    時間: 2007-11-9 11:51 PM
17MHz 的 tone 會不會是系統OSC or XTAL 的 16.667MHz clock feedthrough noise?
  y4 _  i3 k) q6 P8 h+ C( x% _* \' M; D& B1 Z
因為即使是under sampling, alias image in first order term: (FS=54MHz, Ft=44MHz, Nyquist band=27MHz)
& ?4 \8 n: ]* J4 g# E4 nFS-Ft=54-44=10MHz# m) M) q+ h3 f: `8 l
FS+Ft=54+44=98MHz (folding 回 Nyquist band=10MHz)8 s& O1 [2 D5 s0 u* \
5 f4 [6 s4 O; c4 X" p# b
2nd order term:
& n8 f) u1 \+ p2FS-Ft=108-44=64MHz (folding 回 Nyquist band=10MHz)  _# @1 I6 z/ m: Z1 O5 Q! P* a5 K
2FS+Ft=108+44=152MHz (folding 回 Nyquist band=10MHz)" x" Y9 N% J# ?+ B& f: y! E
|FS-2Ft|=54-88=34MHz (folding 回 Nyquist band=20MHz)
1 h& m6 E& _+ VFS+2Ft=54+88=142MHz (folding 回 Nyquist band=20MHz)
  k8 E; Y2 o' E2 M+ P* q( n5 m8 @0 \1 p$ Q) T, Q
2nd~7th Harmonic:' M$ m9 T0 X3 b5 {5 z
2nd = 20MHz
1 H6 x* \3 n1 [& E7 \: N3rd = 30MHz  (folding 回 Nyquist band=24MHz)
3 R1 l2 s. s; H- X0 h" {* O4th = 40MHz  (folding 回 Nyquist band=14MHz)* v2 s- Q3 J! v' q7 j6 y
5th = 50MHz  (folding 回 Nyquist band=4MHz)7 ~0 d: P# d& X+ D
6th = 60MHz  (folding 回 Nyquist band=6MHz)* q- F# y8 j. v6 u: l, F
7th = 70MHz  (folding 回 Nyquist band=16MHz)
* l6 X" \2 V, z# f/ H4 w你附的Frequency domain plot 在6th之後已在noise floor之下了, 故之後的harmonic可略去不計,( h+ o% y0 E' `% m- k
但是就是沒有17MHz的theoretical noise source.8 l1 _- X, O9 u) H
來個Maxim AN928 anti-aliasing filter的文件:[attach]1990[/attach]
  U2 m- v' d: o) p: D* S! @$ ^% F2 {4 M% U
[ 本帖最後由 DennyT 於 2007-11-10 12:00 AM 編輯 ]
作者: jeffsky    時間: 2007-11-12 09:27 AM
Thank you for your kind reply., Z1 Q& v# R  Q
I have ever seen a paper or something else to say that when the signal frequency approaches the sample rate, the beat frequency is easy to appear at Fsig-Fs/2, for example, this frequency is 17MHz. It is as if sampling frequency is 27MHz. It is really a puzzle.
作者: DennyT    時間: 2007-11-12 10:26 PM
標題: ADC envelope test
有此一說:8 ]) Q1 R5 @# e0 _9 O) k
當Fin接近於Fs/2時, ADC sample的電壓slew at full scale, 此時奇數點之間的壓差其實很小 (偶數點亦同), 但是相鄰兩點間的壓差卻很大, 測試上又稱為ADC envelope test, 而在此測試中被引進來的 "beat frequency" 會被視為noise, 使SNR下降.6 M4 s6 ?, `0 a! _1 l3 x1 `- w
! N9 s3 r; {/ Q7 \9 C
也就是說, 若ADC內front end的PGA or buffer Amp slew rate不足, 此缺陷便很容易在此測試中被突顯出來.8 U$ Z$ e  N4 K. ]6 g- Z

% m+ C" \+ R, ?) Q就系統面而言, 拉高ADC的AVDD看看有沒有救, (ADC PAD_VDD反而要調低, 除了降EMI外也可拉低系統noise floor)./ K9 ~  W7 q% g# B2 ~1 i

! y  ~* k- A: _3 J$ w[ 本帖最後由 DennyT 於 2007-11-12 10:29 PM 編輯 ]
作者: jeffsky    時間: 2007-11-16 03:32 PM
I am really thankful to DennyT's reply, it is a reasonable and constructive explanation on this issue. I will try to pull higher supply voltage to see if it can be relieved or removed or not. Thank you very much.



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2