Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件› FPGA/CPLD/ASIC討論區

ASIC討論區今日: 0|主題: 0|排名: 26

新窗全部主題最新熱門熱帖精華更多 \| 顯示置頂		作者	回復/查看	最後發表


預覽 [問題求助] 用verilog 寫i2c slave 相關書藉?	foxshay 2008-8-5	39918	ken87169 2018-8-1 03:48 PM
預覽 [問題求助] 請問一下FIFO應用	vincent_yeh 2018-6-11	22679	vincent_yeh 2018-6-14 03:13 PM
預覽 [問題求助] VHDL新手上路，程序Bug請教	ultraman 2013-10-18	1619080	stroke 2017-1-30 06:36 PM
預覽 [問題求助] Xilinx-ISE可以看電路的area跟power消耗嗎？	justfun00 2009-6-13	36472	wensh 2016-11-12 01:26 PM
預覽 [問題求助] 5個FPGA問題請教 - [懸賞 5 元Chipcoin]	chip123 2006-11-17	7120630	kaoch 2016-11-6 07:13 PM
預覽 [問題求助] 如何讓兩個速度不一的訊號同步	toxichucky 2007-12-19	59002	toxichucky 2016-11-3 11:05 PM
預覽 [問題求助] 用Verilog FPGA設計一個七段顯示器的問題	lee1927 2009-1-16	018502	lee1927 2016-11-1 01:15 PM
預覽 [問題求助] 急 ~CPLD I/O 準位	story 2008-6-2	24602	gto10620 2016-10-25 04:23 AM
預覽 [問題求助] Verilog 語法問題：Specify Block該如何使用？	markscat 2010-1-3	213886	markscat 2016-10-7 05:24 PM
預覽 [問題求助] 為什麼SMT之IC都是黑色的？	mailrapid 2007-12-25	86643	kokolla 2016-10-5 05:46 PM
預覽 [問題求助] 銅線 & 金線比較	twci 2010-1-12	921088	tommywgt 2016-9-13 12:35 PM
預覽 [問題求助] 請問如何設計BCD counter ...2 3	monkeybad 2007-8-28	5153262	Ali-pig 2016-9-9 07:50 AM
預覽 [問題求助] PS/2 Keyboard 送出數值規則	ghoustchieh 2008-5-28	35869	kevin 2016-8-27 04:18 PM
預覽 [問題求助] nlint 里fan-out警告，看不懂	hongyijia2 2010-10-13	09136	hongyijia2 2016-8-9 06:08 PM
預覽 [問題求助] #問#VHDL 自建的資料型態在兩個零件庫之間共用	王迎草凡@FB 2016-7-30	02116	王迎草凡@FB 2016-7-30 12:56 PM
預覽 [問題求助] 如何購買Mars-1270-S Altera MaxII CPLD開發板	bigapple62 2008-11-25	54916	jason_lin 2016-7-15 03:02 PM
預覽 [問題求助] 請問購買ALTERA原廠板子後範例檔要去哪裡下載?	leon1235 2009-2-6	35899	hn090304 2016-6-30 09:13 AM
預覽 [問題求助] MIX language simulation時如何dump VHDL的信號	jerryyao 2009-4-8	26519	jerryyao 2016-5-30 11:54 AM
預覽 [問題求助] 如何用verilog 產生sin cos等三角函數??	j7003tim 2010-4-4	619827	JaxChang@FB 2016-5-26 11:45 PM
預覽 [問題求助] 這種Verilog寫法,是否能改善propagation gate delay	kuhwakimo 2011-3-24	114248	walltsou 2016-5-12 03:39 AM
預覽 [問題求助] 關於Quartus II的Resource Property Editor的使用	ccmkn 2008-12-11	14879	jason_lin 2016-4-2 06:50 AM
預覽 [問題求助] 有人會寫一個 tree type Dadda multiplier for verilog	iso9007 2007-11-17	65299	蘇建誌 2016-3-30 12:53 PM
預覽 [問題求助] 想請教一下 verilog 關於 pipeline 和 FSM 的相關問題	stytleman 2010-10-14	212597	chienw 2016-3-27 11:33 AM
預覽 [問題求助] 請問有人有design compiler的投影片嗎?	johngaliano 2008-4-21	04039	johngaliano 2016-3-14 08:23 AM
預覽 [問題求助] 請問~Verilog 設計資料排序~	呆頭鴨 2010-3-31	1124755	alita 2016-2-18 01:49 PM

返回

快速發帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-24 04:17 PM , Processed in 0.091005 second(s), 16 queries .

Powered by Discuz! X3.2

		自動登錄	找回密碼
密碼			申請會員

版塊導航

FPGA/CPLD/ASIC討論區 今日: 0|主題: 0|排名: 26

快速發帖

FPGA/CPLD/ASIC討論區今日: 0|主題: 0|排名: 26