Chip123 科技應用創新平台

標題: 多重執行緒技術創造高效率視訊轉換器SoC架構 [打印本頁]
作者: masonchung    時間: 2007-10-3 01:13 AM
標題: 多重執行緒技術創造高效率視訊轉換器SoC架構
視訊轉換器製造商在軟硬體系統架構設計方面，正面臨許多嚴苛的挑戰，包括：5 n9 h; N9 f. G( s( a# ~1 `0 p

$ ]- F& o% x$ }, u) D•額外增加的功能，衍生更多效能需求問題
7 N5 c* r& v; N3 l•同一部設備必須支援日益增加的標準： MHP、OCAP、DVB-T/S等
! H9 X( e: |6 F, |•若繼續採用傳統架構，勢必難以達成成本壓力導致廠商修正新的價效比的目標
7 @/ f, u! A# J6 u9 B8 ?' |4 l2 \. q0 ~4 G2 h1 i+ M+ `
這些挑戰涵蓋入門級及全功能產品，除面臨須在最點時間內上市的壓力外，全功能產品更面臨支援各種功能與服務的壓力。9 d1 {, L7 W* {& K8 \
: M& ~# f3 Y) ~" J6 k; D- H; k; S
在系統設計中採用多重執行緒(Multi-Threading)處理器核心即可因應這些挑戰。多重執行緒不僅帶來許多效益、降低整體系統成本，亦可大幅縮短產品的上市時程。我們將把討論焦點放在MIPS多重執行緒的特定應用延伸指令(Application Specific Extension, ASE)，它是業界標準MIPS32®架構的延伸方案，目前已建置在MIPS32 34K系列核心。
. x6 }' C* x/ {: O! U8 ]& ]% J$ d
2 F# T; F- d5 x34K處理器中硬體多重執行緒的重要功能包括：
- |. {, g" O/ l' B) t0 k2 [% r; [  w( V  I3 C: s" m8 u
•硬體的執行緒環境(TCs)，將內容切換(Context Switch)的耗用資源減到零。不同的執行緒內容指令，會在連續的週期中發送，讓硬體能在任何因素造成的延遲週期中立即插入進行運算
, o, e9 x# ^4 Y- b2 H•多個虛擬處理元件(VPEs)分享相同的運算資源，提昇處理器使用效能 8 r' c4 E' a/ p4 P' K1 X
•運用閘控儲存(Gating Storage)與YIELD檢驗器做硬體程序控制， 以達到硬體將處理器的週期資源分配給特定的執行緒。如此， 可提供執行緒保證服務品質(Guaranteed Quality of Service，QoS) ( @1 O$ p2 m2 E# g! k# r' J

9 x$ B& z1 S$ x  ?本文中，我們將介紹在SoC設計中運用多重執行緒的優勢，並闡述如何在視訊轉換器中發揮這些效益。同時將建議新系統分割選項，讓設計人員能運用34K系列核心，發揮其獨特的多重執行緒功能，藉以達到最佳價效比。
: y# K8 a0 ^2 W  O# M4 F運用多重執行緒規劃全新SoC架構 * |# S7 w& j. A; ]' W/ [: S
3 v" K1 L* G5 x1 l4 i
定義一個新的SoC架構，向來是困難重重的挑戰，不論是鎖定更多功能、更低成本的新一代產品，或是將進入新市場的解決方案。所有功能必須對應到軟硬體的單元功能。多重執行緒處理器，因具有更高效能、QoS策略以及提供作業隔離機制，因此能在增加極少的成本下，擴充更多功能。此外，若已有現成的硬體模組或軟體模組，重新切割這些元件到多重執行緒將更具有彈性化。
" ]8 p* F4 H# h/ m5 V6 [, k! b2 {( G( M0 ?* K# T6 E
多重執行緒處理器整合至SoC 2種可行的作法：8 N& w* g* r. [. b% i

3 Z/ `/ n) C4 o: f8 u1. 將2個以上的單執行緒核心換成一個多重執行緒核心。
8 _; p, h, |5 t2. 將1個單執行緒處理器換成多重執行緒核心。
$ A% _8 B3 w8 x1 z8 a  B8 ~* e0 z& [
這2種方法中，都是運用多重執行緒處理器，創造更多機會，進行系統層級最佳化並提高軟體效能，我們將在下面的章節中詳細說明。
/ L2 |  a8 h8 @, C/ a3 ?1 |2 l
6 P* q3 j% ^3 d& J  T7 e) w將2個單執行緒核心換成一個多重執行緒核心 + l+ g1 f1 x* l5 Q5 G/ \9 I
/ e6 }( l$ i7 Q6 ^# h% p
8 \2 @) Q$ `& h9 i) e( q
[ 本帖最後由 masonchung 於 2007-10-3 01:15 AM 編輯 ]
作者: Jim_Lin    時間: 2007-10-3 09:55 AM
SoC的下一步大概是多重運算核心(簡稱多核)?
. }( D2 U  E, f% g" z5 ?, @. \4 D( X9 G% S# }4 G# }
一樣缺圖?
8 q' Q5 Z9 ]4 z* w7 L* e3 U0 k3 |# n; y' U3 t/ v
[ 本帖最後由 Jim_Lin 於 2007-10-3 10:01 AM 編輯 ]
作者: masonchung    時間: 2007-10-3 10:41 PM
圖1! J/ ~, c6 z  q% x! j
[attach]1733[/attach]# D( j: L- T" C' c& W( D6 ~
圖2
+ U* H/ D3 ]+ k3 t5 ?- s7 v- d[attach]1734[/attach]
' j( X7 p& ?+ j4 ^, V5 }9 i. i% ~圖3
9 U& c( _8 o9 V* F' J; E[attach]1735[/attach]$ v4 B" G0 f0 W: l$ M! Z
圖4
! b! C# m( ]. }% _[attach]1736[/attach]
作者: jacky002    時間: 2008-1-30 11:41 AM
的確沒錯，尤其對軟體而言；硬體有提供multi-threading的話，整個系統的效率增加很多。目前所知，MIPS有提供此功能，ARM我就不知道了。
作者: odinshen    時間: 2008-2-14 10:30 AM
希望台灣的 design house 可以在這個多核心 SoC 的趨勢下搶到一席之地...: u8 o* q) w- @* t
大家一起加油 ...
作者: masonchung    時間: 2008-2-14 11:02 PM
台灣的Design(Service) house 是有實力開發多核心 SoC 的' i( y4 j; }& o/ b
這需要軟硬體人才共同來努力 , 不是嗎?0 s. ]. U6 `' ?9 _

  {1 d" t2 D/ K  [" Y: S5 o4 P還是需要只會寫Schedule的x部經理呢?
$ T) g' X+ K+ J' L& D使命必達真的有用嗎? 射嘴砲比較快!
* \: `% t. }3 ]! z) m. O真正的效率不在開會逞口舌上,也不在x部經理的報告投影片上.
( P  B( Q. |$ c* w8 ?. o! d8 N7 b而是讓部屬分工合作的完成任務==>這就是多核心的運作
* w% T1 K( \+ m; i- v( M- W因為SOC的架構,專業領域太廣' S- n+ E# _: @( c/ N' e- L3 s' m2 @3 {' V
絕非x部經理說了就算
: b' T; |4 \- P1 E# r1 H虛心接受部屬的軟硬體架構建議,才是成功關鑒$ ?$ w* R( P' E. v/ g/ ]" ^

4 h7 u, q1 Z  a+ ~) S4 L4 l* W; H/ U. _[ 本帖最後由 masonchung 於 2008-4-15 12:25 AM 編輯 ]
作者: gangboy    時間: 2008-2-24 06:15 PM
ARM處理器支援multi-threading處理嗎
/ B: D$ E% ~6 u& P* x9 U: r* H7 K$ n還是需要多掛DSP來處理？
作者: armmips    時間: 2008-9-7 01:22 AM
原則上，ARM 處理器不支援Multi-threading的執行模式，或許選其他處理器如MIPS或SPARC均可
作者: smoky1982    時間: 2008-9-8 11:12 PM
小弟我孤陋寡聞，想要了解多重執行緒技術創造高效率視訊轉換器SoC的架構。



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2