Chip123 科技應用創新平台
標題:
ncverilog仿真中的问题...
[打印本頁]
作者:
fayfay521
時間:
2007-7-13 03:33 PM
標題:
ncverilog仿真中的问题...
在ncverilog下仿真
+ z' \/ ?/ T$ V1 d0 }# W
报如下的错
# G* U) z) H; t9 ~
, [" e$ d R! @( }1 }: I: ?
sc_cosim.cpp:818: failed assertion `f'
# A% K8 b1 @: X1 j6 f. u# _
ncsim: *internal* (Unexpected signal #6 (Abort), program terminated).
+ u6 {% p K: z2 ^9 Q
*** tbsc ERROR: TB_SIM_FAILED
9 r- K/ W: {& P. u/ d
7 V( k; Z0 R2 i1 r, t5 P0 F% `% T" a
# k' P9 B2 v6 i) p
请问,这个中断是出现在什么地方的错误??
作者:
fayfay521
時間:
2007-7-13 03:48 PM
這個問題是在實例化BFM糢塊的時候,報的錯誤...
- {8 E) N* k9 V! R# d3 X. c
+ |. h, w1 h6 Q4 Z; _/ l r
我檢查暸很多遍BFM,沒找到原因..鬱悶..
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2