Chip123 科技應用創新平台

標題: SRAM及SDRAM [打印本頁]
作者: kyopc    時間: 2007-5-24 12:04 AM
標題: SRAM及SDRAM
各位好
3 [$ S3 v" m& n4 N- \) j$ D% Z  之前在板上提的問題，用前輩們的方法，加一個FIFO可行* X, d1 R) p: G8 W( y, q
  可是現在有一個小問題( B0 Q2 g# D9 i$ [" g
  如果本來的VHDL code，其memory controller是對SRAM做動作* Q( P" y% x- C# i, G% g* K: A6 u& d
  可惜的是，我的板子上只有SDRAM" V2 v. F5 U$ Z+ J7 O& a
  根據我上網查的一些資料，他們的一些操作機制及結構腳位不同
. O: D0 n0 D* `; {- j6 B  所以，我勢必去更改裡面的memory controller的存取機制
" {: B: B& ]- M% W% L- D
4 `' \& p8 T3 I9 w' a$ p3 Z  請問，要更改這樣的VHDL code有什麼要注意的
, E- t( C" O3 v( \3 i! ]' A% A. Q  ?( Q  code內SRAM controller上面的腳位如下：5 f5 N4 q! E3 u$ \9 E

1 [2 ~+ p* {: a  ram_a   = address bus
1 e# h( o# d+ s0 J* B/ M4 r, ~  ram_d   = data bus& {0 B! j  ?7 M+ q6 `$ ]2 {  C  K
  ram_ncs = chip select
  y( O: _: P+ r/ ]: [6 `5 ~  ram_noe = out enable& w! }" b! ~" f1 J5 [
  rama_nlb = low bank+ V* ?9 V# O: c& m3 z( a
  rama_nub         = upper bank
% R" }. T$ e. ?( e) k  rama_nwe = write enable
7 V) s  b4 ?% Y5 I( u0 H0 S3 r+ Z, A7 A: B! R8 o; ]& c
  哪些是SDRAM上不一樣的腳位  (照我找來的資料，SDRAM動作好像比較複雜)
& ?: y# n. w" V5 ~( i% j
- |4 M+ w" L# |+ s$ d/ `! i  還有，我在網路上要打什麼關鍵字比較能找到較多的相關參考資料，或是有人release這方面的code可以參考
/ |+ v! ?0 ?# c+ v" A  `0 g# ~% |: L& p' D2 @
[ 本帖最後由 kyopc 於 2007-5-24 12:07 AM 編輯 ]
作者: masonchung    時間: 2007-5-24 12:34 AM
http://www.chinaecnet.com/xsj06/xsj062532.asp2 H- \, n2 H. K- C& c) q
SDRAM控制器的设备与VHDL实现* U- Y- H0 t& ^0 e4 K, u7 p
其實Altera 或 Xilinx FPGA網站就提供了一些Reference Design喔
作者: tommywgt    時間: 2007-6-1 11:55 AM
總而言之, 控制SRAM只要把ADDRESS, DATA. RW...直接指出去, 但是SDRAM最好是寫個FSM去控制比較好, 另外別忘了SDRAM的MRS設定
作者: eject    時間: 2007-6-8 06:32 PM
個人覺得以學習來說 Lattice 的 reference code 不錯
& ]; M# g. r' H4 _! J2 h* m2 Y3 o單一 FILE, 沒有特殊 LIB
6 ?5 l9 W% s( v: v' L效率就是另一回事啦7 s/ `' W  A4 x: O: T
& w. |  h2 {" }' o
還有如果是 DDR 以上的就要注意 PIN 的 DEFINCE
作者: tommywgt    時間: 2007-6-10 05:57 PM
eject大大講到了一些重點, 在ddr的應用上, 需要考慮IO pin的屬性, 是不能任意assign的



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2