Chip123 科技應用創新平台

標題: 放大器的單端輸出改雙端輸出 [打印本頁]
作者: w765432001    時間: 2008-5-29 05:03 PM
標題: 放大器的單端輸出改雙端輸出
# \  N3 E* ~# V) z, e6 X$ t2 N, c
這是之前參考smith電子學上面的2 stage的運算放大器，
6 O- c* t5 ~7 s) B$ T: {之前做過模擬，但現在因為要做別的應用，
. G& U4 g# u7 w- k+ j, a2 M) q需要將輸出改成雙端的，
5 H2 A* Q2 b+ l# X8 }3 e1 N有請教過學長，不過不知道是不是我模擬錯，
; P0 x6 `' r# z% D. t跑不太出來，( }4 ?$ ?3 P/ e" L2 R
另外在Razavi的書上有看到雙端輸出的雙級放大器，) t4 S" v; v( r% h  B
不過架構是另外一種，% K& V6 C/ D3 Y& f; m) O
所以想請問看看如果本來是如上圖這樣的放大器，
+ M8 d) G  r4 y/ x0 J& o該怎樣修改成雙端輸出，謝謝
1 F9 g* m; R( f+ M: N附上本來單端模擬的spice0 F/ v: l* R1 B* ?
是根據180nm製程模擬的。+ o3 s. F) \6 `
; O% a8 d9 C" O. M8 P
vdd vdd gnd dc 1.8v
* C3 Z2 E! D8 {! r) _6 Hvss vss gnd dc 0v6 W: S& A' [3 L( n  v4 U' |
Ibias vpg1 vss 15uA
2 J, @. p8 l. X! f3 b" y3 br1 6 vpd5 3k3 R5 R! P0 N4 B* l
Cc out 6 0.6pf0 t, K( r+ S; B! P6 x
Cl out vss 1pf
& B5 v4 F" @0 H* am1 vpg1 vpg1 vdd vdd P_18 w=15u l=0.5u) k& ]% w; a/ }7 A
m2 vpd2 vpg1 vdd vdd P_18 w=90u l=0.5u
* E" c4 B  q; y+ P! A, Bm3 out vpg1 vdd vdd P_18 w=90u l=0.5u
7 g+ R% J! B* {- q- Y. i3 G. Pm4 vpd4 vin1 vpd2 vpd2 P_18 w=60u l=0.5u; u( S* i* r8 \3 e3 s! J
m5 vpd5 vin2 vpd2 vpd2 P_18 w=60u l=0.5u
8 ?3 h* v* g; N8 F& \; ]& P* ?& lm7 vpd4 vpd4 vss vss N_18 w=15u l=0.5u  a! T0 B1 f3 m8 \2 n
m8 vpd5 vpd4 vss vss N_18 w=15u l=0.5u) w/ `5 `  k9 U; Y& D
m9 out vpd5 vss vss N_18 w=30u l=0.5u
作者: mbission    時間: 2008-5-30 10:52 AM
若要改成雙端輸出在第一級differential to single ended的地方必須改成皆為diode connected的load.
4 W- J" F* k/ {4 M1 T也就是改成第一級雙端輸出,第二級的部分則是copy一組原先的2nd stage的class A output stage即可., ]7 Q7 T* c/ y" ~$ e
differential output amplifier需有common mode feedback電路來確保inter-stage的common mode" w! `' ~9 H4 u, _* y% A# `
不至於飽和,需要sense output common mode電壓與一個參考電壓相比,透過負回授去控制output common mode值
/ |. Z2 B0 b* ~; p6 j. _( F/ r; R" v
作者: shaq    時間: 2008-5-30 06:31 PM
簡單來說，把右半部 copy 到左半部去，
3 o$ l: e) ?. i, l# P% q8 {- J% p: n
M1, M2, M3 再用同一個偏壓點拉。 $ L( _# J; _; u( A! \7 A- K; t
M6,M7, M8 (左+右) 用 CMFB 去拉偏壓點。
作者: w765432001    時間: 2008-5-31 09:43 PM
[attach]4288[/attach]
0 }  a3 Z" }; k- C感謝mbission與shaq提供意見，
$ d! [: R( I6 C, O1 ~我重新接電路，如上圖這樣，然後我是只有把第一級接cmfb，
& ]: U9 R9 o& [. ?下面是我cmfb電路8 z  ]7 X  V( t$ p/ X( w
[attach]4289[/attach]
$ O- d8 H( B4 f, b4 J9 ~不過這樣想請問因為我用到mos開關，
& V' S& u  ?5 j1 H  Y. n$ ^- R2 }" L通常我都用暫態在觀察，
- n; g' `  g# q  Q% b& X而這樣我要如何量測op頻寬那些數據呢?
, u' O6 U" p: |7 O, m9 S$ q! b" t因為頻寬spice通常都用ac觀察，' y1 x. J! X4 }3 z7 _) B3 E* x
這樣開關該怎樣有作用。
, k( T) P5 g8 q. K7 u& [9 ?2 L, r  `順便想問看看我上面這樣接，有哪邊接錯嗎?  N1 K5 Z: x: k0 V' O
或是可能會有什麼問題，
( Z# K" i5 k* o$ O: h因為我把op拿去放在取樣維持放大電路(SHA)裡面，0 }* V3 J$ B7 _- M! e, |2 P9 b6 u
出來的結果沒有很理想，
; B6 ~! k. X5 M4 Y輸出都跟不上輸入，可能是頻寬不夠，! `) e% V1 F* T5 [
但我原來單端那個OP頻寬有到200MHz，& n/ k+ ?; e3 q% c7 e1 O2 v
希望大家能給點建議，謝謝。
& {, ?: R/ [' y* D. ]4 l: t. @2 l
模擬SHA結果
& l, y8 v7 {/ n0 F( f: S( T' h% R[attach]4290[/attach]
作者: mbission    時間: 2008-6-3 09:33 AM
1.你的cmfb的電路接回amplifier點好像有誤,應該是cmfb那點接回去
" [! p3 i/ J% K. u2.接回去的點好像也不對,要構成負回授2 a! H5 Q+ P1 x( X
3.要先跑tran,找到穩定的dc點,再用設initial方式,把opamp differential/ r- S! I+ b1 L: k" [6 X: G
  input兩端及cmfb點設立初始值
( ]" E: `- K7 r. B+ p$ F+ Z7 W$ g; k6 d再試一下吧
作者: monkeybad    時間: 2008-6-3 10:02 AM
同意mbission ) [6 a) @( i. B8 m6 u; w7 [( D
common mode feedback接的電壓有誤3 O/ O4 k# y4 e8 X6 K3 j
另外如果是兩級的放大器 因為你都沒有採用diode接法
; P9 _; `! w: g7 M$ B所以這兩級應該都要加CMFB 以確保dc準位
作者: w765432001    時間: 2008-6-3 08:53 PM
[attach]4342[/attach][attach]4343[/attach]% {( I; f7 |0 p4 V% [
感謝mbission以及版主提供意見~
* x  O3 ?& d8 X9 s" f# B我後來將電路圖改成上面這樣，. K2 b3 G* g' p8 K
後來請教我學長也發現cmfb應該接錯了，% ?9 D: b, D% J: ?( b( k4 b
那我改成上面這樣還會有問題嗎?
, K- K3 _4 |* M9 f不過我只要接一個CMFB電路，3 z, z: ]* z+ T) ~, M" k
那要改成diode-connected，不過我改成這樣M6跟M7看起來好像怪怪的，' B. |3 z2 G' [; ]6 f7 V
目前電路是這樣，還在模擬中，
# b. ?3 C& t2 |, E有些還不是很懂，懇請賜教。
作者: monkeybad    時間: 2008-6-4 10:35 AM
M6 M7改成diode connection就不用加CMFB了 因為就沒有所謂P電流源和N電流源平衡的問題& ?; M! k& l9 \; M/ s6 y4 Z
先弄懂為什麼要加CMFB的原因 Razavi書上有解釋可以看一下8 u; B* f% g! f+ @4 ]3 }. `6 S1 q
所以若你電路改成這樣接 那Vcmfb應該改接在M1 M3的gate
作者: mbission    時間: 2008-6-4 11:49 AM
標題: 回復 7# 的帖子
如果你第一級欲採用diode connected架構,基本上主極點會在第二級
* a8 O/ V8 J, zMiller補償也不需要了
作者: w765432001    時間: 2008-6-4 08:10 PM
[attach]4361[/attach]
) ]+ w4 M% c/ g, W/ w嗯嗯，我有去看了Razavi裡面提到的CMFB，
; \6 B  Y, V3 H1 z9 Z7 M$ @" p/ a但對於VB跟vcmfb拉回的點還是不太了解，  P* r. M# y0 T, X
上圖我已經把M6和M7都改成diode-connected了，
2 o* V+ z* H/ \! k而結合mbission的意見，我把補償電容跟電阻都拿掉了，  D+ T8 j/ G- Q: t0 I1 i
但這樣我CMFB電路裡面vb要用哪一個?
! @6 B  m0 H+ ~& x9 {如果vcmfb如版主所說，要給M1,M3的GATE，4 S6 A, `& D7 N+ j7 l
我有試過vb選擇M2的gate，
$ F/ b# B( u7 L& U, U2 k然後拉cmfb到M1 M3的gate，+ v$ p1 G6 k7 Q. \
這樣輸出取樣的波形還滿正常的，但是好像速度不夠， . b. P7 \* C0 N
都跟不上輸入的值，
! C& N5 ]2 j6 S7 u' k- w2 x. n[attach]4362[/attach]
  l; l- _8 f5 c7 }: _' ^所以我懷疑我vb選錯了，# H  j4 ]+ {, z% p( o% w8 @
或者是哪邊弄錯了，
# k& h/ c' L9 Q2 ?我繼續看看書本，有些還不是很懂，# ]" @) S# f8 D; N/ k1 Z, t
歡迎大家提供意見給我
作者: chungming    時間: 2008-6-4 10:14 PM
您好3 ?1 s/ q4 t; M6 D2 S6 a
看到你的模擬圖後我到不覺得是速度不夠快6 b8 I" M/ p- l. a- d
因為沒有slew rate limit的感覺
! D7 V& X. }7 U: U每各step都有settling 到一各幾乎固定的值了
7 D, x+ u: i4 f9 ~: E2 R1 H從圖上看起來當輸入訊號越大時,輸出和輸入的差異就越大
# h# D7 [) j& g' K% Q! F1 b但是又不是output siwng不夠(如果是output swing不夠 應該只有輸入訊號較大時才會有差異)' k" y0 M4 n/ Z9 Y! k( Q
或許也有可能是你說的vb不對..但因為圖上沒標出vb vcmfb我也沒辦法猜' C1 ~) o4 c5 z5 i- L3 k
所以........光從模擬結果來看
( z; d, u. A, r( O) C* ]有可能是OPA的gain不夠
0 f/ C# s: }! m) |8 g6 Q( V& |因為你的OTA是current mirror single stage OTA
  U- G" R  o2 S+ s9 v8 h* H$ h- O1 Ggain ~ gm*B*ro , B是current mirror M7 & M8的比例# T$ T$ C5 Y/ P5 w; ]- v" R- r
當gain不夠時輸入和輸出的deviation會變大...相信你知道這點
6 z( Q" M$ \% M+ ~, ]/ b7 `當然你的OTA的UGF也必須大過於switching frequency (if you use unit gain configuration to simulation it)
0 p5 i: Y6 ]- D. J; f: |1 a貼各paper給你參考1 @1 ?  B! _8 Q0 B% [
這各paper我曾經有使用過
2 `4 z) _' Z7 h' T: T+ ^! W不過沒用在向你那麼高的切換頻率下2 R/ g( r- ~; L9 q. \5 e
paper中的UGF只有1.2M' Z7 x- z- Q7 @9 g5 D& ~$ G) ]
我改到約4M左右
- p$ K+ S( d. A4 S9 i8 F! l; b" d看你的切換頻率有20M這麼高
. H2 \2 G; g( ?) `% D! Y/ L電流ㄍ一ㄥ一下或許有機會
作者: mbission    時間: 2008-6-5 09:17 AM
標題: 回復 10# 的帖子
你需要有一個bias電路產生Vb,準位要跟你要bias M1跟M3的GATE電壓接近," }6 w1 P5 w% @! o5 L' p2 Y- r: f
然後接到cmfb電路中,在把經過 sample 後的CMFB點拉回M1跟M3 gate端,
% [$ M8 m/ R; S/ d你可以先試著sample common點,看cmfb有沒有正常運作,正常情形下,
9 \7 {  A1 b$ }& L* S$ d- adifferential 兩端電壓應該會接近你的common,Vb會接近Vcmfb....
作者: w765432001    時間: 2008-6-6 03:16 AM
感謝大家的意見，
% S. q- g% D* T" z) l我有大致調出我的op雙端輸出，
! ^) }6 I2 p/ a7 {2 g  d不過我拿去接取樣維持電路又感覺有些問題，
5 [1 J  N# D' ~" c6 e因為我第一級採用diode-connected的接法，0 M9 c2 \/ L, f
本來應該增益是gm4(ro4//ro6); |2 X  g) \4 _8 O
因為接成diode，反而變成gm4/gm6.....(這是因為diode，而1/gm6遠小於ro6並聯結果..希望我觀念沒錯)& p, i" `, |. k
由於這樣所以我增益就被大大降低，  R% B8 G0 T1 ?5 a4 f
本來有60多dB就不見了，/ Z# ^! Q! B" k0 `
那我該怎麼辦勒
$ n) V# n: N% N) [2 K
1 D# ^5 p. n4 z9 T+ e' {! o& n還是我該用原先的架構接上兩個CMFB才能有高一點的增益
) o& r* |$ b; ^! s9 w% Q但是回授的觀念
- v" A% j' D; `5 z接上回授又會降低增益(1+AB)5 [' l- Y3 D) [% r; H
接上兩組不就降更低4 d( i0 A5 m4 S4 w- O  [
如果真的要接上兩組，那我是不是如同mbission說的- u1 ^& w# p" @- x* z
一組接到M1&M3   那另一組就接到第一級的M2
6 }; n: w! @3 N6 ~8 W2 H這樣觀念對嗎?
8 H! P, q; }+ ^. u, T. g* ~" l4 A6 ?那我M6&M7是不是該拆掉diode，然後gate端給偏壓值?
4 O5 u' E9 K% U& b# {( J# V+ q然後在接上補償電容跟電阻。
+ Q. q5 Z$ T, ]3 Y/ `8 n7 o+ o這樣想法對嗎?
作者: mbission    時間: 2008-6-6 02:23 PM
建議你把第二級改成cascoded的架構(如果headroom夠的話)
8 p$ ^# B4 z2 |1 D# m6 j6 y! _如此就不用改變CMFB的部份,gain也應該會提升20dB以上
" ?% |3 h% c& P( d5 @ - p1 B6 \6 M; h
另外導正你的觀念,所謂的回授路徑是存在於common mode path,對0 F" P# b1 _. l! a4 f
signal path gain 不會有太大的影響



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2