Chip123 科技應用創新平台

標題: 請教有關調folding_cascode 放大器的訣竅 [打印本頁]
作者: st80069    時間: 2008-5-17 01:46 AM
標題: 請教有關調folding_cascode 放大器的訣竅
5 G( S' B, T4 B/ G: r/ }
上面是在下正在做的差動放大器，正遇到瓶頸中...冏3 D  b* D5 E4 s, v
在下初入門，設計跟理論之間有極大的差距.....
1 V" q; g  U9 J1 Z8 D/ \" ~在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，6 }# ?) Y$ `: V, Q6 i
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，' v; p5 E* w! `& h; h! y
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值  I2 ^( K8 q  [/ y

: }' J. c8 h6 T. x2 }) X增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....) n' B, M( L% v- ?- |
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
7 m* u* s7 n/ }) L: a+ \& [! @) e在下使用的是65nm的製程，所以VDD是1.2V，6 A* _: W2 q( y( |) D% N9 M& }8 P  o
而我VCM的值則是固定在0.6V，
& X, \7 p% P2 F8 h+ C& i看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，6 s+ C0 {  A1 ]9 ]' m4 P

/ h2 W  E1 K9 p所以有幾個問題跟訣竅想請教各位大大，
" w. c2 n8 d5 H% e/ J% m1.VCM的值真的需要固定在VDD的一半嗎??
! a5 W, g( a2 I, O5 A' `- ?" Q% W7 ^7 @" |5 H
2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
& v0 u# T0 s: V9 s% A0 e  V3 z+ i7 @+ B7 F
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....9 m: d; {2 t" ]/ a* x
' Y" Q/ }, Z6 r/ W: i. S7 m0 i
大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...7 u" e" V! L4 O
希望各位有經驗的大大不吝指教(跪拜)~~
作者: st80069    時間: 2008-5-18 01:53 PM
PO上小弟的hspice好了* P7 o, Y1 S2 S
***********folding*************. U) Y: D  j( t) z1 f1 e1 P
.prot) j3 O) \; ~) V7 v$ u
.lib 'xxxxx.lib' TT  D. D& c6 C# u2 v8 @- Y/ N
.unprot5 y0 p# k5 M5 b8 l; j4 N
.globle VDD
3 d/ L8 C3 B& ^' F3 D.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um/ e, {6 L4 ^# j/ N9 \0 }
***********description****************
% }+ ?0 h3 v4 b$ P*****************
3 U2 N& r( S) q: a' c; |+ oVDD vdd gnd! 1.2V$ D2 ?& R0 T: V
" v- e5 u! z$ Z7 ?& ?- @
VB1 vb1 gnd! 0.74v, f8 L3 T/ y" U0 C
VB2 vb2 gnd! 0.4v! T3 I4 Y$ N: h+ V6 N% V) e
VB3 vb3 gnd! 0.38v
  F* H$ p  t! S8 s3 R' d# f- p' B  \( j: p6 ~+ Q
VCM vcm gnd! dc 0.6v
* }% p7 l$ A* `. LVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)7 x* ~& \- G& b* U3 t
*VC vc gnd! DC 0V- Y) s1 `$ |, _5 N
EIN+ in+ vcm vd gnd! 0.5! y5 I8 {- A1 _
EIN- in- vcm vd gnd! -0.51 _9 F6 o2 V* C6 j3 d
*****************" U/ x; a9 k. E; B3 c" f

* C5 S' E6 g7 E: S  ]: EM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
; T8 J6 ^$ r, D6 KM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
3 O, F9 U- `: l7 w) rM3 n2 in- n1 n1 xxxx L=Lp W=Wp1! C6 H/ N: p' B7 w6 W
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4  m8 n% E& A  {3 X1 ]6 W
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
* L$ I% _8 [3 O- ^& nM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn37 D4 A3 b3 f2 z! q9 A4 S1 U
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3, M+ i( _2 G# P7 e+ S3 P2 y: h5 f* N, ~
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn24 {( T. B/ F3 {& E) y+ Z4 V* b
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2( H! W" F' B: T+ ^. O

& g1 t/ ~0 @, U( H***********analysis*************
7 Y+ E3 N, z' S3 T" D************output**************
4 M: @" [2 l: [.op
# s" i0 Z7 i0 ].option post% q3 R4 ~8 D% G/ D. `
.tf v(nout) vd
/ K9 G5 w8 ?: V5 D( y( [.end
. l# e! u; \1 D) t" t6 d) v0 T4 y& M5 D/ I  S8 o* J
      v(nout)/vd                               = -115.0583
/ P8 e4 B% F+ m" p  P; z      input resistance at             vd       =  1.000e+20
* O/ r! z" \, `6 `( _5 X* }      output resistance at v(nout)             =    1.0725x
7 L( b+ k" z' W! N; ]9 O2 b增益只有115.... 要怎麼才能升到1k以上勒??9 q3 W" n, Z! }

. }  a8 [% k& p9 s; u[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]
作者: vince    時間: 2008-5-19 11:28 PM
one stage op with gain 40dB
0 q: S& U9 E* n! U; S差不多極限了
作者: st80069    時間: 2008-5-20 12:08 AM
原來如此...原來是到極限了...# D6 m* n2 B6 m( m' t. {! T$ r% p' V
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，' z* O/ D: s" J
結果反而調不出我要的值，. j2 H) O, m" z. U7 V
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
0 m7 C1 s) u% k' _0 R( o: Q
0 E' L- t$ G( k, {
( T& z; w9 v2 N: V; Z2 j多虧有vince大大的肯定，小弟才敢放手去做
; }0 N8 j2 A# i8 n+ P
1 m  p7 G% a1 x+ s不過，現在卻又遇到個難題，
1 a5 n6 G. q; ~; [: V( F, a( G電壓值該怎麼調，或者W/L該怎麼分配，
- }$ P2 h' T* D; b! O; W" V才能讓Mdrive的部份便成SATURATION??
8 k4 o; u: n2 r" T調了整整一個下午，linear就是linear，說不變就是不變....
- w1 I  ?* Z6 \M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~
作者: mbission    時間: 2008-5-20 09:49 AM
MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)0 T  [# K- b' D0 N
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉. }2 v* z0 o: s- |2 k& A* d
你可以調看看
作者: vince    時間: 2008-5-20 11:21 AM
能不能說明一下regulator的load是什麼?' H/ }4 f) {5 X) G# q
因為看起來是IC內部的power
! r* ^9 T6 p+ R3 t- z需要多少電流?; b5 z) F+ `, L0 O9 r4 {1 j
regulator 的load regulation spec是多少?% M. Y% X3 p2 K  E6 p9 {
第一級OP bias電流多少?
4 Q" O& Z+ w% F這樣比較好提供意見　
作者: hiyato    時間: 2008-5-20 08:35 PM
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，6 [; w/ M. V+ J. }9 l
附上他的paper讓大家研究看看。
/ ?5 V1 V6 Z* M1 x/ l
作者: kevin    時間: 2008-5-20 10:05 PM
thank you for sharing this material
作者: st80069    時間: 2008-5-21 12:46 AM
謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
5 e# h! x0 |! e- }謝謝hiyato大大提供的PAPER......
7 m; |9 P, V6 I) t回vince大大，/ i) e6 j1 m6 |0 g+ o6 I3 b$ N
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
( d) t% L2 X. A* d, o剩下的...恩，也不太清楚，似乎是自己設計....
* ]/ y* A) C+ s+ m1 F6 V所以...就想說先以增益為目標....
  P0 `( q( l) y5 p) w" U% h. G( A1 @
[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]
作者: mdtjason    時間: 2008-5-21 09:46 AM
有資料可以參考嗎?
/ `4 P. R# O' k! W0 o感謝大大們的分享~~~~~~~~~~~~~~`
作者: 賴永諭    時間: 2008-5-21 09:50 AM
output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
- P7 u; a0 M, F% ?0 k' K# _當然會犧牲headroom
作者: finster    時間: 2008-5-21 02:03 PM
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
: @, b8 y/ K9 k8 A* T- a# U而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
( ]; K5 t$ X7 x5 _# t$ ]. C& ~不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住
作者: vince    時間: 2008-5-22 12:14 AM
1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
# T4 r) h' n4 I0 K' _' {   原因是kbgriver所說的  
( S1 A; f7 p! L- c* l0 j2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
) ?6 b+ v  \1 l$ j5 `9 _, _$ h   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region7 e" ~' r/ `( B$ l% W# N, c
   做了也是白做: |0 ~1 H2 `- v8 s( P; P' }! G
3. gain大有他的好處  可是over design只是增加自己的困擾6 N) p! G" E, p: v+ t: z* R7 ~
   所以你應該是要去算一下你到底需要多少gain
. P5 H3 F) R$ @- N4. 如果你是學生  而這個不是你論文的主要部分
$ F, E* L( X9 k) {: w/ ~) x3 ]   那我會建議你用更簡單的架構3 e0 U3 {1 y3 _0 l
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation; X( b3 i0 r  a
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
2 X2 d! W6 K2 Q, e5. 你的VCM就是你的Vref 不是1/2 vdd7 Q' }; v# K  U6 J0 u2 v% }
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了8 g# {: F- D0 r' \/ r% O/ y5 \( v; [: g
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重' w' D  c1 `0 \+ C
8. 今天話有點多  不好意思
作者: squallscer    時間: 2008-5-22 09:03 AM
XDD3 Y- D- g6 W9 j$ k6 p
不會拉，vince大大見解非常的寶貴唷！8 h) Q6 p; Y8 U6 I5 q' b2 {) x; |) [% B
更謝謝finster大為我提供的建議，- k8 M) @& f1 c' e' Y- _; J9 V# j
看到各位大大為我解答，讓我求助無門的情況下感動非常了
6 q( k" p+ ]/ h+ F3 N恩，我現在就試試各位大大的方法，跟建議，
) q/ o; c! s7 X0 _- Y2 z  R我試完後的結果再跟各位大大報告！
" h7 k* R  {+ v7 Y7 s8 {- X謝謝大大們的不吝指教....
/ t' B8 K2 _" J* U/ t(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
2 U3 p) b: b( Q# E* F% x$ b! s' b8 h& N4 ]3 Y: \9 n4 F% S2 d+ Y0 L
恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
2 @  g" X/ h" }& N3 A/ c而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
9 ^1 W: S8 G* q3 x7 ~除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...3 o3 E& f6 z- X+ S1 y" b& s
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~0 K4 n4 L' s/ x  C- q
/ C- l2 p/ _" R& w5 k8 M7 ]2 H+ z/ F
[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]
作者: st80069    時間: 2008-5-22 09:46 AM
咦?
) s; n0 u# N& O8 `話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
# Z  f3 |' c  S" n2 m! W( v(昏頭)
! L7 z. P- o/ w抱歉抱歉....
2 W  v' }, t% Jfinster大大說的....是指沒有MD和MC時的設計嗎??. M& K6 u  n( K% C( b
恩...那應該是我的寬長比設計的問題了...
$ v5 i  b3 I% Z' |我重新再重推做一次...
- @; c2 t" C7 n2 G% C
* K9 x+ f. r! h[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]
作者: jerryyao    時間: 2008-5-22 01:24 PM
原帖由 hiyato 於 2008-5-20 08:35 PM 發表
5 o1 V, s: s% J: ?- T7 R) \/ j有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
! Y# y, I' J: \- R, D: s: C附上他的paper讓大家研究看看。1 N9 h9 H- z2 X
**** 本內容被作者隱藏 *****

2 V/ f& n) `+ s# d6 h0 Vregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
: r# K5 U' R1 W0 t6 ?* J% O8 C 要錢以後再說。* `' D) O+ j8 G) B, J

, R& F( ], x% M% x( v7 i1 o" d- v3 F0 {5 ^[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]
作者: finster    時間: 2008-5-22 06:49 PM
原帖由 st80069 於 2008-5-22 09:46 AM 發表
, U1 [; `- m, |咦?6 z; Q8 ]( {+ H
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
  l( N1 C: d5 ?0 Y# ~1 Z" ^(昏頭)
  R1 C. C- ^5 q% Z- [1 S! i3 v抱歉抱歉....+ j  q4 G/ S( t5 J( e  q
finster大大說的....是指沒有MD和MC時的設計嗎??) B! c1 l0 j5 R' l
恩...那應該是我的寬長比設計的問題了...
" V8 [2 N3 A6 c* Z. g3 g7 n( {/ n( Z我重新再重推做一次...
; Y( O4 {" n$ e9 ^/ Y

' g* {; H/ H+ K: u* j: }  q5 a+ L6 f' i  v

' h0 \' l7 K, W$ z不了解你指的MD和MC的縮寫意思2 \8 p" s1 U! Y7 B
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
& O3 r' F7 `* [$ O因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
% j; D% v! Q% L# T+ f) b* y! R自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的
作者: st80069    時間: 2008-5-22 10:50 PM
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
4 R4 {+ n8 G: S) T+ C% y4 H) A9 ~6 L/ R小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
* W" P1 A4 t- n7 n. q: v很謝謝kgbriver的寶貴意見~~~$ W# L: V  k7 b8 ]1 V0 e4 S
看finster大大的解說，, Q1 r6 Y0 R: U1 N
發現OP的學問，還真是多....
7 U" y' h& r: ~, K6 O唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
" [( B9 r; Y. g8 M+ ?. P0 t( z$ z+ l  S$ W( x% i
從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
0 U9 R5 k5 ~8 O4 z" i  c+ Z8 p+ g2 u
恩.....原來如此...( D) y8 \+ G, Y
今天發現了一個問題.....小弟的功率真是省到了一個極點....
9 Z4 t, d" y) f* {) A* ]" k電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升..... K) y- H& d- G
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
; w, x) h. p( |  T9 D& L0 X結果失敗....* `7 i$ ~, F6 K. A8 B- O/ o
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新..... M  u5 ?; t4 U$ F6 u, G/ `
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)
作者: finster    時間: 2008-5-27 10:32 PM
原帖由 st80069 於 2008-5-22 10:50 PM 發表
5 [- P; d$ e9 D9 `- |( [+ O: n! F喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
0 m  K4 s* B! Q2 d8 E9 R3 S! z$ ^小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
2 m- C" I" W: q很謝謝kgbriver的寶貴意見~~~
) F5 G6 j; Y; {' ?9 [2 W0 Y看finster大大的解說，
' ?/ n$ u: x9 _1 [發現OP的學問，還真是多....
( N! R2 Z0 {$ H* {1 M4 |" J. `' X唉...小 ...
$ J& Z7 Y  g5 P
- N, S8 V6 A2 I; a# Z$ r4 x: |
8 R) s1 k' }1 Z# H
我想,你有點誤會我的意思了
  q5 A9 s& R  N/ A6 g0 m1 H+ [0 c在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
7 p0 L: w$ U. }: E2 ]而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op
作者: st80069    時間: 2008-5-30 10:34 AM
原帖由 finster 於 2008-5-21 02:03 PM 發表 . x* _2 _. @- f6 X6 t. L4 l
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
' I* F1 E$ K1 d, N( c而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
: Y) I/ }4 p" u
$ g3 }/ F- T% N# m- H* K: o
嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....8 h. r$ r5 i+ K3 d8 j
哀....然後面積就變得超大超大....
作者: sachiel    時間: 2008-6-1 12:35 AM
regulater是類比電路的一大挑戰
( E; A  i4 `, |8 q4 X' h, C" T感謝大大分享的這篇PAPER
9 q/ L3 {- M& j' @& s9 l6 G對剛入門的我真是非常有幫助
作者: aksi    時間: 2008-6-1 02:10 PM
希望能一睹此篇文章的设计 让自己OP的设计能更上一层楼 感谢
作者: jjtomes    時間: 2008-6-2 10:22 AM
調OP有很多的技巧在裡面~% `% A2 J( |1 G' u% c4 Z; H' S: m

) N# }( K% e) i2 z* @. V! {  ?透過大家的討論真的很有激盪的感覺~很棒!!
作者: ele9229    時間: 2008-6-3 05:33 PM
標題: 回復 7# 的帖子
先了解自已需要的spec是什麼再了調電路會比較好# v$ [0 d, V& H# }. A

2 H8 g, D5 R% J& @! w5 {+ V) n+ H如果你要增加暫態響應的話建議後頭再加上
% s/ n- f* C& `
/ [( @! K$ |/ V+ e! P& v$ e電流回授緩衝放大器
作者: hitxiaojun    時間: 2008-6-3 07:04 PM
標題: 回復 7# 的帖子
看到各位讨论,小的学到不少,真是太感谢了!以你们为榜样,努力学习啊!
作者: st80069    時間: 2008-6-3 09:50 PM
好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...9 g( c. z* n; o- W6 N: Z
努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...
. _( P( v' i$ B! [# _  n而專題本身是沒規定60dB啦，之所以會認為60dB，是因為下面這張圖。( m3 h0 L0 S" C# D' x, H* e

* ?' A5 H1 u: k% a  _穩壓器的設計得到CVDDH的穩壓值....1 m, U0 `4 `, G  x$ _5 L
而小弟看過有關穩壓器的PAPER，如果Mdrive的電流增益為gmp的話，$ V! ^7 J6 q* w# r0 O
則需要A*gmp >>1，所以私心認為A需要60dB，
0 ^- X9 e7 V( G
: D0 y- g$ D1 N) e4 R& Z是我想錯了嗎??  f, u; m/ @* x# z
謝謝各位大大不吝指教.....
& _. N' s' A: ?- X* _5 P1 g' ~(已經調到好想哭的地步了....唉唉唉)5 S. w6 ?: e7 F" A, ]& y
(如果真的需要60dB，那我明天趕快改成兩個head好了)
作者: finster    時間: 2008-6-3 11:58 PM
原帖由 st80069 於 2008-6-3 09:50 PM 發表 ; t4 z8 M* g3 G/ E* J4 c1 j6 u
好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...4 d2 t3 b) s6 R% U' k- m4 s
努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...
2 P. `' m8 Q& b( }$ h而專題本身是沒規定60dB啦，之所以會認 ...

4 R( x* T! o' ]" ~& W3 ~( n0 q
% f* ~! c7 o3 d% ]; m2 s1 v/ d# K' l) x8 w% s# D, }# ?. m
你的Vref是設在幾伏呢??  z9 y2 a+ z  T4 ], V8 P6 C
我記得你的VDD是1.2V,採用P-type input folded cascode OP9 ^3 _9 I* o& L$ u0 L  |
如果你的Vref電壓設太高,建議你改採N-type input folded cascode OP,不然,先天上gain值是調不上去的7 {9 B5 a* q4 p  O: M2 k( N1 B$ b
不過,53dB,真的是太低了,folded cascode OP要作到60dB是很簡單的一件事
作者: st80069    時間: 2008-6-4 02:52 AM
被最後一句嚇到了...folded cascode OP要作到60dB是很簡單的一件事...(慚愧)& b- `% g2 D" w+ }
之前曾經弄過0.18製程的，N-type input，VDD=1.8V，High Swing的電流境接法，不出兩天就調出來，上達70dB，面積也小，有足夠PM和SR...不過，卻是亂調出來的。
* C% S/ B3 k* u4 _3 e) i  q現在改成更小的製程，N-type input，VDD=1.2V，且有vth小的優勢，但上頭只有一對電流境，寫公式估大概，花上4個禮拜卻只有失敗心得...(心情超沮喪的，超悶)
( \9 {/ h2 g' V$ g$ C! Y1 R; L) i: F2 Q
Vref是0.6v。3 r& n8 A4 r( S7 h2 Z+ G1 f
如板大命中，P-TYPE是最佳的設計。3 |+ }0 y2 ~4 M3 j  ~

6 z3 h8 O  J- `0 y還有，謝謝版大的PM，7 r9 J4 U! y$ O& ^. `/ N( N( Q
版大的PM內容真的有讓我開竅很多東西，又讓我有信心起來，" j: |# S: ?- Q0 {7 @! E
對照之前版大的回覆，指的是再疊一級電流鏡採wide range做法(應該就是類比說的High swing一樣吧??)，* Y4 ^# [' T$ R1 a  a& P, b
明早就趕緊來做做看，好想趕快去實驗室試試這樣的做法~~期待~~
9 r/ x3 J7 \9 p7 p- I% ]* |0 _- V4 B4 W6 x- A& ^5 V; G
******************為何會調不出的心得：******************************8 w* ]3 o( v7 d  R
公式：gm2*( (ro5)   ||   (gm7*ro7*(ro2||ro9) )  )+ v9 A# t: I/ `1 o- m% S$ c
因為電流鏡那端只有一級，" q* C' \5 S, v, s# E  v% A
也就是往上看的ROUT只有一個ro5，
4 b& d  K8 |2 t6 A" E為了避免ro5過小所以一個方法是放大L另一個就是縮小電流I，
2 c8 y9 A, R  B6 p/ R" G而，L5已取7um(太大了吧)電流還必須維持2uA以下的情況ro=2M，  Y, |# _, N  f& X8 H
) `, |* j9 U; n' E0 w
往下看是gm7* ro7*(ro2||ro9)，卻也因為電流過小，/ t9 f$ x6 K+ ~5 x
gm7*ro7照公式看來會隨著電流下降而上升，
* E* @! J8 [/ \% I" F; l, L但，上升不大...試著放大寬長，沒有明顯的變化。' s5 D1 H% {* x- j2 ^2 c
& i+ k5 s4 ^& ^; E" v
且，ro2||ro9也因為輸入端跟最后的匯流端的電流很大(一開始我定70uA左右)，6 n5 Q0 L$ O: G# T6 p$ n! |+ T
導致ro2跟ro9變小，雖然gm2有1.2m，但並聯後增益只有400多...
8 `( f$ d' {9 f! N# A0 @(此時的寬長已經為了拉拔到400多大的不太像65nm製程會做的事了....): L# q0 o8 a' N5 r
既然gm2無法放大了，不如放大輸出阻抗ro2跟ro9，也就是降低輸入及匯流端的電流...( S3 Z4 \8 N% p
當然gm7*ro7值不變，ro2||ro9也如期上升，卻gm2的下降大於ro2||ro9的上升，- b, o, D" ?) ^2 P
增益當然就愈來愈小。
" a. }! E  u. t*******************************************************************************
! g* `7 `" [/ Q# [3 ^
; h0 a) P9 q: Q/ G) r+ z/ U[ 本帖最後由 st80069 於 2008-6-4 02:56 AM 編輯 ]
作者: monkeybad    時間: 2008-6-4 11:06 AM
為什麼會調不出來的主要原因在於7 P7 m6 z6 ]4 E. R' c& |/ ], ]( }

+ j1 a0 T$ c& G5 @/ L9 Q' _& Z  Z; dfolded cascode OP少疊一級啦+ F8 n8 a; E% G; I

& @  A: Y* \1 Z' f請看附圖/ u1 J  \9 S" P6 s1 ~/ T
沒有疊的話 往上看的電阻為ro而已 所以總體大概還是ro的數量級 gain大概就是gm*ro左右
/ q  r6 g5 @5 C0 g0 F' G這樣跟一級op的gain是差不多的
! l0 G/ Z0 l4 M2 v# M再修改一下試看看吧 應該很容易調到60db以上
6 [2 {' x' ~2 P6 V) E. U+ F- S! i8 [6 ?0 m0 k
[ 本帖最後由 monkeybad 於 2008-6-4 11:09 AM 編輯 ]
作者: monkeybad    時間: 2008-6-4 01:47 PM
抱歉 沒仔細看之前finster vince的回覆 已經有提過要增加PMOS疊接方法
: \, N, J$ q- n' a所以只是再重新建議! z: p2 P* I9 R) d  m8 R4 L
另外補充一下 假如是設計regulator的話, high gain是有必要的
% M7 q4 h2 r6 s% p/ y因為PSRR是跟op的gain有關的
作者: shaq    時間: 2008-6-4 01:56 PM
請問樓主，您所說的 PSRR = - 60dB   是在哪個頻段呢？% v+ p5 B- n, }' `% M+ D
( ]9 _# X" B4 ?! L2 n1 N5 E
-60dB@ 10KHz, or -60dB@-100KHz ?
作者: st80069    時間: 2008-6-4 10:29 PM
謝謝，很感謝monkeybad大補充，目前已經開始動手做這樣的設計了。$ M9 Q8 _+ f: v, j( j
咦?shaq大的問題是??* t* d. i& R! P1 H
如果樓主指的是我的話...小弟好像沒提到PSRR的問題XD...雖然之後還是得考慮...; Y, a9 ~, l, M4 a
! U9 ^& d8 a% U/ u" b6 o
怎麼每個大大建議後面都會補個「容易」兩字...這....這......真是太神了.....
作者: princeton_uv    時間: 2008-6-5 12:07 AM
引用:
, \! e( Y& E) I, l* A5 a原帖由 finster 於 2008-5-21 02:03 PM 發表 : f( r7 G$ @! _2 U9 g. s2 A9 h7 R5 v' ~
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)2 I( \  Q$ u0 T" |7 I  L
- W: {" h; \8 _5 s而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
/ X0 ^# F# q& x% S; W$ ]
. T& T: Y) i/ |! n8 L9 Z
0 \) r0 d  I8 {8 N# k2 k% O受益了
作者: yhchang    時間: 2008-6-5 06:50 AM
一般來說  一開始就調 folded cascode 好像不是那麼容易調出來! G4 _+ \  o' r; S4 \
比較好的建議是  先去看看  P.E.Allen 的書  第六章 第七章  怎麼調 two-stage op9 B" r2 L$ S8 A! T9 _( W
再回過頭來檢視  自己的 folded cascode該怎麼調
作者: st80069    時間: 2008-6-7 12:27 PM
psrr& v  T: k- |1 i- n" c5 g

+ n/ Q" l( F3 oicmr
, T" R3 y5 y6 C; L# }: n ) n, z" S6 E: s8 m( M

6 q# s) z" N% z+ L増益是1.135k  約60db
- N3 V# l# L. G* @
& K& d6 @1 a4 F% {9 C+ Q% c不過，PSRR好小，
- Y  d! q( v+ N& i" Z+ U且ICMR也不大，5 X; Z  t& m% w' p. N, Q" w) {
這樣夠run LDO' e- v9 ]# G0 h, ^" L
或者運算放大器嗎??
( h, [$ e! q9 \- g) N0 m# }/ ~0 T- g- B. T9 L+ L5 t& z( y8 g
請問，又該如何才能使那兩個往上升哩??
# y# a9 o; U8 e: U5 n感激大大們不吝指教，謝謝！真的非常謝謝~~# r$ r% t, f* y) N( n

7 ]5 t! T. A7 G4 ]: z3 s9 j6 G6 p* P, ?[ 本帖最後由 st80069 於 2008-6-7 12:29 PM 編輯 ]
作者: I1121MISSHONEY    時間: 2008-7-10 03:54 AM
標題: 回復 7# 的帖子
多謝你的分享
+ g/ L+ Y9 {! S# ]- ~/ y' A9 Z" L小弟最近也在為條寬長筆上遇到困難. `. M* S+ N" p$ h- f$ ]
實在感謝你的分享使得我們有更多的收穫
作者: limit    時間: 2008-7-11 07:21 PM
標題: 回復 7# 的帖子
現在也正在學習cascode OP，
+ K5 L. |/ Q) q$ p: p& l" l面臨gain很大但是頻寬大不起來的窘境；3 m  u" I) D  k; \' Q0 H
真是多謝7#大大的資料，7 M- |! A" B, h
還有以上強者的討論，
, x1 {3 ?& x3 ]8 P- ?. ~' [& n真是獲益良多阿
作者: c28488    時間: 2008-7-15 09:04 AM
對學設計的人.., K# s- U6 R/ B3 w) B5 b/ Q& X
這是個好東西!!
作者: hoodlum    時間: 2008-7-15 09:46 AM
OP 是類比電路中很重要的元件,2 G8 z1 [# i) S) w5 G. r% |& S( t
感謝大大分享資料,讓我們可以了解設計的技巧
作者: lht1021    時間: 2008-7-15 11:19 AM
看大家的讨论，颇有受益！谢谢大家！
作者: terriours    時間: 2008-7-21 03:03 PM
標題: 回復 7# 的帖子
你说的这个是什么啊 ？% q: I$ l. L* `% k, E" i2 g& r( M
analog 真的好难啊，希望有经验的大大能多多传授经验
作者: seebay    時間: 2008-7-21 04:16 PM
感謝這麼多前輩分享經驗，小弟之後也會用到，這邊剛好先複習一下這些觀念
作者: pwon    時間: 2008-7-22 08:54 AM
讓我學習到另一個設計的計巧，OP算是analog最常用的元件，謝謝大家。
作者: presto009    時間: 2008-7-22 04:58 PM
標題: 謝謝分享
感謝大大分享經驗，自己也想在這學到東西
作者: hillljason    時間: 2008-7-23 08:45 PM
目前也是在學習中...9 ~/ i7 S+ q6 J  E1 r1 l& t2 K2 B
我也想要了解一下...
, a. S; g9 a1 D# a4 M; ZICMR如何才能大一點呀??
作者: e70302    時間: 2008-7-30 10:38 AM
想看附件                       
! N6 L6 D! I# r0 b4 J0 h謝謝你的分享
作者: summer1982    時間: 2008-8-3 03:31 PM
谢谢各位大大指教.
2 H1 C. c% V( E3 j3 g$ ~) o+ V受益匪浅啊...最近小弟也在搞op amp..真的弄的死的心都有了...超级郁闷!
作者: peterwu5    時間: 2008-8-3 07:42 PM
新人報道，受教了，多謝分享資料，小弟也在學習中，也有同樣的困惑！
作者: 沈爺    時間: 2008-8-14 12:39 PM
標題: 大家都好強啊
大家都好強啊 ( e- G8 ]% B1 d5 u/ R/ O5 n& {" l
以後可以看大家的po文
4 }; [; p" x, r  S1 o學學東西
作者: mingyu0124    時間: 2008-10-7 11:36 AM
想看附件        
3 Y3 G; `# L& U4 ~8 [) {/ n謝謝你的分享
3 c0 h! W5 k1 p
作者: YuanII    時間: 2008-10-11 07:52 PM
小弟也剛做fold cascode OP+ ]! `4 C9 n# s: y4 x& K1 M: _
我絕得你先決定你要的電流
3 I1 @4 h+ \/ v, M+ o- E4 @: W! r在估計你要的ICMR 7 {" l- j/ n- w& W3 L
在下手去算SIZE: E, F- }- O) }# E
Razavi第九張有提到
- u4 A5 u( b4 O. ]) G2 n5 Y妳可以去看看
作者: yalon    時間: 2008-10-12 12:00 AM
樓上 vince 大大 有提到: h2 P' g6 e2 C" B! m6 t! F
) d0 O& n2 C& P5 p; p  a
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
# J7 n0 }  _2 R8 Y, Q' y  i. }8 Z  V, l$ M' N* V: F" C) D% x7 C) L) }   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region4 m9 F6 a% Y5 i: Q+ t! y+ J4 R% `. b# @- w6 x: |
   做了也是白做, d. x/ s6 o9 F4 q9 }9 C
6 M7 r+ }& I9 W8 i/ Y& T% O
這意思也就是說....rail to rail 的 op 是因應以上的問題所蛋生的嗎 ???2 O9 }& _) G  J4 U0 F/ Y
給版主 意見 使用 rail to rail op 去建構 LDO regulator 是不是可以解決所有問題.
; f8 B  d& V5 u這樣建議合事嗎.
* ~4 }4 X) M0 P* N' w  e6 v) ]
0 S1 U2 @9 n. y5 j- j* r) |3 R; Z$ x共勉
作者: skiptoo    時間: 2008-10-12 01:04 PM
大家讨论的好火热阿 ，进来学习学习 ，
作者: mayluli1981    時間: 2008-10-25 12:25 AM
標題: 3Q
感恩分享
/ m- ]. m; J- N1 ~. S1 jmatlab 跑比較快 simulink 組應該比較理想
作者: semico_ljj    時間: 2008-10-26 10:35 PM
標題: 回復 17# 的帖子
如果输出电阻固定，那么Ibias越大，Gm越大！这样的坏处是功耗增大！
作者: semico_ljj    時間: 2008-10-26 10:50 PM
65nm的看来真是难做，180nm的70dB都是不难的！有65nm的模型吗，自己做着玩！哈哈
作者: jim711    時間: 2008-10-27 08:16 PM
正想研究regulator  philip的paper下載來看看  謝謝
作者: Zuman    時間: 2008-10-28 08:05 PM
看完讨论，感觉fisher大大太强了！！
7 G7 q+ [4 U; \3 l% x对了，对于输出用PMOS有这么多好处啊？但是不知道为什么？希望能有人解答，谢谢：
# o6 j9 u: N5 N7 V# r）
作者: luyan923    時間: 2008-10-28 08:20 PM
很遗憾，觉得这么激烈的讨论我却看不到电路图，看来还是积分不够了啊
作者: j_ytao    時間: 2008-10-28 10:36 PM
我今天也在调一个flod-cascode，0.5u的工艺，工作电压为2V，都快崩溃了。
作者: james7232    時間: 2008-12-10 01:46 PM
感謝各位的討論~~~讓我獲益不少~~謝謝
作者: shaun0815    時間: 2008-12-11 11:18 AM
小弟最近也卡在folding_cascode的問題
+ U! ~) k- _# c1 X6 `對於這問資料 我想我會用的到的 6 G. |" M/ X5 h9 w, O4 Y$ A
感謝分享∼
作者: deg326    時間: 2008-12-11 02:55 PM
很熱烈的討論，看來小弟也要觀看觀看一下。: Q  [( C$ H' ^; |" |( L
順便可以載個附件來研讀，真是很好^^
作者: ericlee0825    時間: 2008-12-17 03:46 PM
標題: 回復 16# 的帖子
類比IC設計真的是要不斷累積經驗呀~
, b! @2 T5 }9 R0 y1 w1 |6 t多看paper 多看書 一定有幫助的!
作者: cloud_zj    時間: 2008-12-17 11:11 PM
在Martin和Baker的书里面提到过选择输入对和共源共栅管子电流的比例问题，电流比例可以影响运放的带宽。还想比较好的选择的比例是2：1
作者: skydream    時間: 2008-12-18 01:36 AM
感謝以上各位大師的意見
) f4 @8 |. K! S% [+ ?% F讓我收獲良多!
作者: mixsignal    時間: 2008-12-20 12:40 PM
怎么看不到你的图呢，难道需要回复才能看么？# s+ u; o- A7 W' f
！！！！！！
作者: semico_ljj    時間: 2008-12-21 01:07 PM
偏置设好了，增益也就差不多了！
作者: anita66    時間: 2008-12-24 11:03 AM
這問題也困擾我很久了,非常感謝各位大大的無私分享與教學, 3Q~
作者: chh_atyh    時間: 2008-12-24 04:04 PM
標題: 回復 7# 的帖子
folded的調整真的是常常傷透腦筋,- d) l, J# G& u; i5 S
謝謝大家提供的資訊,
, q# G, ?3 u5 K$ ?$ m$ \趕快下來試試!
作者: Sgw    時間: 2008-12-26 12:04 AM
有文件可以下載!!感謝大大分享!!目前對這方面也有在研究。
作者: xp212125o    時間: 2008-12-26 12:47 AM
對於剛入門的我
- [$ P3 l+ o1 m" R- U4 T這些資料都是非常珍貴的
2 G! C2 k$ c" A9 z# Y& j6 g感謝各位的問題
作者: semico_ljj    時間: 2008-12-26 08:44 AM
標題: 回復 29# 的帖子
0。35∼0。5工艺 80 dB没有问题，不是很难调！
作者: iyahsue    時間: 2008-12-27 05:45 PM
very good i think it is better for me
8 D4 r( f9 [6 r, Q0 s3 h+ M8 w. Othank you very much
作者: caesarxl    時間: 2008-12-27 06:18 PM
这种技术讨论真是让人受益匪浅，我最近在学习模拟电路的基础知识，谢谢大家这么开放的讲出自己的想法和建议
作者: caesarxl    時間: 2008-12-27 06:24 PM
对了，为什么看不见楼主的图片呢？是因为我在大陆么？？* I. D' W) t& o0 N# T1 Q7 s
。。。。。。。。。。。。。。。。。。。。。。。。。。。。
作者: wtc    時間: 2008-12-29 01:11 AM
剛好也在學習相關的電路  O  ~6 V/ I! W
大家的意見讓我受益良多
# R' C2 p9 |/ O$ F, ]5 V; o非常感謝各位大大的無私分享
作者: wenlin102003    時間: 2008-12-29 10:02 PM
希望能一睹此篇文章的设计,受益了( Z! k2 y$ J' n9 N
,這是個好東西!!,tks
作者: sensing    時間: 2008-12-29 10:24 PM
小弟最近剛出ㄧ版folded cascode OP的shuttle, 個人覺得如果要調到高增益的話, 1 g! P8 S) P+ ?5 X. b! a- p6 g
應該連同BIAS CIRCUIT一起下去考量, 才會比較接近實際情形, bias 條件如果不佳, 8 R" ^7 Z$ u4 K
影響的不只是增益而且output swing也同樣會有影響, 最好在output stage上在加, N0 n" b6 C, a; W# [
ㄧ級BUFFER 比較有幫助.
" A) e3 D' Z* Z; g3 }
/ N2 ~! h0 k7 v" s另外, 當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF* J  I. p& q, q2 E9 m; w+ J
這時可以將substrate改接至SOURCE端減少BODY EFFECT.! V! j' M5 [. ]/ Y) l% j
) e. A0 d& u2 ]1 e) {2 R! K) h& {
調整上彈性較大, 以上小弟淺見,請不吝指教
作者: herokobe    時間: 2008-12-31 07:30 PM
標題: 回復 7# 的帖子
最近剛好有在設計cascode電路，從這裡面的回復學到了不少。
作者: langzizhengfan    時間: 2008-12-31 08:05 PM
It is a good subject!獲益匪浅!!!!
作者: lee1207    時間: 2009-1-3 09:26 PM
身為雜魚的我~只好多看多學點~
作者: layoutarthur824    時間: 2009-1-18 07:07 AM
標題: 回復 7# 的帖子
來看看大大提供的資料是什麼
! U5 J6 D2 R! |0 j. c3 A2 e5 q希望學習相關提高OP增益的知識
作者: HanGu    時間: 2009-1-18 02:08 PM
我感覺你的mos device length太小了，會限制住你的ro。1 stage的folded cascode 60db 很easy的。) j" j+ F5 B* |0 Y4 x7 I6 q/ ?. Y
我一般的都會確定電流，然後再根據input/output range確定好 vdsat,最後size就出來了。然後看各個spec，調整一下。
作者: sp065441    時間: 2009-1-18 05:28 PM
謝謝分享此篇paper
( W! `& k3 C: A4 e趕緊下載來閱讀
( K. T8 J5 @+ f* H感謝無私的分享
作者: jesseyu    時間: 2009-1-20 06:08 PM
標題: kank
I'd like to see what the paper talks about the folded-cascode
作者: hubertchen    時間: 2009-1-22 11:49 AM
標題: 回復 81# 的帖子
多看別人的珍貴資料來增廣自己的見識,為了以後發展或許有幫助....
作者: sean_huang    時間: 2009-1-22 01:26 PM
請問folding_cascode 一般會用的多嗎?  什麼情況下用。我大部份就用到two stage 而已。
作者: 賴永諭    時間: 2009-1-22 08:29 PM
thank you for sharing this material
作者: ericlee0825    時間: 2009-1-23 07:28 PM
標題: 回復 12# 的帖子
OP的設計真的要多看 多做~: C2 ]/ Q1 Z! u3 h/ E9 p/ {
久了就有感覺了~
5 W1 ^$ l/ p: W$ h建議多看類比IC設計的書 像是Razavi、Martin、Allen的
作者: gmcycle7    時間: 2009-1-24 05:32 PM
小弟的專題也是做fold cascode OPA，看到以上的討論，感覺收穫蠻多的，. ]6 b, r( q$ z. {8 L9 q% E
原來設計一個單級OPA沒有想像中容易
作者: lccko    時間: 2009-2-3 12:15 AM
標題: 回復 7# 的帖子
thank you for sharing this material
作者: jevil    時間: 2009-2-4 01:24 PM
学习了，为什么我看不到图哩，晕呀，大家的讨论很有意思哦。
作者: frankiejiang    時間: 2009-3-5 01:11 AM
原帖由 st80069 於 2008-5-21 12:46 AM 發表
5 L# T2 }; q0 ?" p6 `謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
# |- N" U3 c" Y& @4 Z& W謝謝hiyato大大提供的PAPER......5 w- [5 B6 Z1 U1 D: f- F+ Y
回vince大大，9 \( H( }' {( A# q9 q9 I# ~
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
5 e1 F  k2 Y0 v! ^: b6 m剩下的...恩 ...
% V( F3 A# F/ a
调W/L并不可以改变VTH，不过VTH跟L的值是相关的！
作者: pcanin2002    時間: 2009-3-5 02:55 AM
感謝大大低分享唷# `6 q' t8 S/ V
來器下載囉) \' D9 P" t3 K) c% R$ Y( t5 Z
想必那份PAPER裡面有許多經驗的東西
7 f0 M" z- R+ P6 `; @7 L" r等著我們去了解
作者: hsn99    時間: 2009-3-11 07:49 PM
thank everyone!!!. u& D4 l4 q( _) \( H3 }
) K) l$ {  e9 h$ l; I
....................
作者: fbi    時間: 2009-3-17 08:23 PM
標題: 回復 7# 的帖子
感謝分享論文
0 }4 Z, e; j3 `9 N  q多看一些教科書或paper幫助很大- W" o  j6 t7 r
尤其是類比IC設計~~~
作者: doc    時間: 2009-3-17 11:44 PM
Mok在PMU也算學術數一數二的...- q% a) v# X( @6 w' K% e
他的paper應該是很有幫助的...
作者: sanlm    時間: 2009-3-19 06:39 PM
我也卡住了  好討厭喔8 A& m9 ~0 |) A6 V8 O
不知道能不能做出來
# |7 S0 ^) Z) {& N! `+ _我要FULLY的
作者: minijasmine    時間: 2009-5-7 04:37 PM
大家讨论的真棒！
/ m# [  g* v4 R& B  U8 H我的一个经验是：如果OP的DC gain在不同的corner下变化较大,多半是在low gain时有管子进入triode area，这时需要调整bias电路。



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2