Chip123 科技應用創新平台
標題:
FPGA外接DAC電路??
[打印本頁]
作者:
kokonut
時間:
2008-3-6 05:44 PM
標題:
FPGA外接DAC電路??
我想請問一下~ 其實是一個dac小問題
( s: N7 f/ n6 v' \
dac輸入部分有區分成serial和parallel 那連接fpga 若我送一8 bits的訊號 速度假設是8MHz
" `, U1 V- y/ Z+ i/ F* W: m
那serial型的DAC輸出速度不就剩1MHz
8 o7 ? E( }5 s# g) c8 {
(我是把他想成說是一個一個bit排序接收完8個~再判讀輸出)
2 {( @8 G% ^0 X# a7 P% a7 D
而parallel型輸出仍可以8MHz
+ c& A# a! h( K# I9 v9 V
我的理解對嗎??
+ J( d; I. y+ C2 u/ Z0 e5 [
有人可以分享一下如何挑一顆適合的DAC嗎??感謝
7 A' M. E) e8 t% H! G7 j$ B4 a
對了~還有spec上會寫多少channel是什麼意思呢??感謝
作者:
sieg70
時間:
2008-3-7 10:00 AM
挑DAC?
* v- j% o |8 _% t* m
1. 輸出的dynamic range
% \6 W/ f' }' }/ u
2. output resolution
( p: y+ I( F; R% d
3. bandwidth
! l( T; p. e. t, E
4. 線性度
6 s8 i* Q: }# _7 u+ n) k
5. power supply
1 I4 L% M0 e" s9 H
6. interface (serial / parallel)
0 x6 z) C- P4 \0 q' Z' t7 d
以上幾項都滿足project需求的, 就挑到了
$ M) X% r' g, p% T9 W. P" P
0 G& v- f. F, s6 i/ S
channel?
; k$ Q; H* N$ f; Q1 }4 s( E
一個package中包含了幾棵DAC, 大概可以這樣看
0 c, M2 S# _, _* y' s% Q- c1 r( B
9 q1 Q2 i3 G( O5 ?8 G
提供一個問題, 假設DAC是 12bit, interface是8 bit, 則interface跑
8 y% j5 P9 e; ?6 O4 b, n( J' g
1 Mbit, 那最少要2 byte才能update DAC的輸出, 再加上一些有的沒的
8 z* h( s$ D* j, m4 G, J6 C" z
所以頻寬部份怎樣看, 還是要仔細k datasheet才知道
作者:
tommywgt
時間:
2008-3-11 11:51 AM
基本上, serial DAC只是為了省管腳, 速度上自然不會太快
# w+ c, d9 ?! D/ w+ }
實做上, 要先訂出你要的規格再來選, 答案很快就有了.
作者:
kokonut
時間:
2008-3-29 11:54 PM
版主~您所謂的定需求是指~??
% `$ v( C* t n, }6 P
; j5 P4 }3 u5 t, Y
我的話就是DAC輸出能越快越好(用於光學實驗)
: ^/ @1 F# [, S- |9 z
=================================================
7 |- r" M* J5 N7 r
不好意思~
) q/ {# Q$ r8 N N
4 y! o4 x; h, J/ ~$ S7 p) N% W
我想請問幾個問題
* t5 ^( l5 C0 Z! u; T' O
* v3 I& ?) S) l ?+ v% ~2 T
像Xilinx FPGA
0 k& `" b" z; E l3 C' V4 B6 G: H
(
http://0rz.tw/193QX
)
) k0 C" d& k+ {
, K7 V3 ~9 T: W9 t+ W
i/o有提到
0 O' a. P( q4 L
: y3 h( `5 k5 E
分成selectI/O和differentialI/O
2 [+ t7 w. T% Y ?1 E5 t
4 r& }% v2 V, K8 r/ T4 Y
是說~
7 g" ?3 t5 ^- E% k9 N6 n" ]
7 T1 O7 Z4 m* L
因為我現在要用FPGA外接一顆DAC作光學實驗
\: n0 z& f& x
3 A3 ^7 |) s; S7 a. Z
若我選用的DAC傳送介面是LVDS或是RSDS這類~
+ q& l0 c- \, h3 ~( g* e9 n
- H! n4 G, L' I e
那fpga它速度上就要看differential i/o這一項嗎??
" }& \) r/ ^% R" q
: f! S( [! r9 F7 w9 w
因為高速的DAC介面大多是LVDS
; l1 s8 ~4 Z, R, F- w9 F
9 {/ o; b% g7 B, H( J
==============================================
0 H" [% J2 \( H6 @ C! A" [- S" T
* K1 z9 ]/ M. p) {6 o4 ?) w; n+ Y( w0 e
像這一顆(AD9734)
( \$ o9 \1 q* O, t% Z; {0 |
http://www.analog.com/en/prod/0
,,AD9734,00.html
Y! s+ j$ H e' Z
7 Y0 \& e7 @% \. Y+ ?: g7 x
他介面寫說用LVDS
+ p, `1 M; e, R
& G2 Z! s: H; a5 R- F1 ]0 f
但又寫著
( g7 X, `0 o' N1 \7 t
Double data rate (DDR) LVDS data receivers support
7 L/ {" ?+ t' N5 M. Z' \( u
themaximum conversion rate of 1200 MSPS.
% ]6 r* c! P5 }5 r! k7 Z
5 }: z6 ?+ e9 ?, G( ~
我搞不太清楚 = =?
6 c5 X9 t9 m1 E8 L: b- l* L
, J# ^' j! D2 ?# Y8 J5 _& l
==============================================
作者:
tommywgt
時間:
2008-3-30 05:13 PM
簡單的說...
3 {& L% \# z! J
& o' ]* u# T0 T- k+ {% _
你需要Virtext-5的FPGA (可以傳1.2G LVDS)去配合AD9734
M' f2 P7 ]; H7 g2 l" J8 o
: k- n5 \! ?5 \; ?
好巧...二顆我們公司都有賣
作者:
madras
時間:
2008-11-24 03:37 PM
I had trouble to control AD9734 from FPGA. Do you have some examples ?
8 I6 p& h; t- Y* P5 C0 S$ H
' k/ J* p: q% r; L* W3 I0 z
Thanks
作者:
tommywgt
時間:
2008-12-15 04:32 PM
有電路圖嗎?
% A* r" @) S/ F/ S3 j1 p! b- c
至少先看過FPGA跟AD9734的電路才好討論
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2
