Chip123 科技應用創新平台
標題:
LAKER3中不能重電路圖中直接拖出mos 的原因
[打印本頁]
作者:
clarkhuang
時間:
2013-7-5 07:12 PM
標題:
LAKER3中不能重電路圖中直接拖出mos 的原因
如題 請問是哪邊發生問題
" r. X4 l$ ]) a- H, U) u
0 T+ Q9 x1 a& i; ?
有哪邊的 option 需要開啟???
- A- X' c3 p& l
1 s% z' ]+ n3 G7 {$ K8 Y; s
2 ?8 A5 T1 j+ ]9 b; t* w* B: P, B |
感謝
作者:
clarkhuang
時間:
2013-7-12 02:47 PM
目前本人的方法是 用新的lib 畫 layout 再去取代 舊的 layout
9 L$ F% a' Q' \3 \
# t- K- z) Y1 f: P7 [/ ]
# y# M% `& Y1 N4 r3 ]
當 l3 執行 eco的流程 不能托出mos的原因 很長發生 不知道是不是吃 edif 的關係
) `+ _2 c( U1 P) R$ V
8 Z- \. r4 C$ E6 c- R" D
adp方式的話 目前沒反映出此問題 因為公司rd 作業習慣不同導致 會有兩種狀況發生..
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2