Chip123 科技應用創新平台
標題:
有人用過vericomm跟xilinx ise嗎? 我有問題想請教請各位高手入內
[打印本頁]
作者:
lucky
時間:
2012-7-27 11:31 AM
標題:
有人用過vericomm跟xilinx ise嗎? 我有問題想請教請各位高手入內
各位大大，
( F8 H( d/ U6 e9 b, l- J
+ A7 B! ]1 M: g
問題一：
- R0 r2 l8 U# u
我在用xilinx ise合成時出現下面警告，這是什麼原因? 該怎麼解決呢?
! T1 m. A+ `% D4 d; B: Q1 f
我的程式在Xilinx ise 執行 在implement Design 中的Place &Route 項目，出現警告，它說明如下
" s# @# _* P5 D0 D
WARNINGhysDesignRules : 367 - The signal <clk_IBUF> is incomplete. The signal
, D+ a% }6 D/ |: `5 y' `0 g2 a
WARNINGhysDesignRules : 367 - The signal <reset_IBUF> is incomplete. The signal
+ I) T) I. v3 }
這些是怎麼回事能請大大幫我解答嗎? 謝謝您
: Y4 p- d; n. V( {( g+ m4 |8 r" r
; T3 a% S- H+ ~$ ^. Z* m* Q
問題二：
/ i8 _0 p( |. C6 ^6 D5 w* L
, u! ?" J& V; t
因為我用xilinx ise 合成之後再用vericomm 把程式嵌入FPGA 但它出現我的輸出沒有定義，可是我在Xilinx 中的Assign
6 W$ {2 O, e( M$ x+ q+ e8 k
7 t& _0 a: D# Z
Package pin 早把FPGA的接腳編號打上去了，可是在vericomm還是說我的led 沒有定義!這是為什麼?
* D, d% N" C) O: N/ |
8 k4 u; A4 e; `! c% ]
其中FPGA有它FPGA 的LED接腳，我把它打上去對應我程式的LED，但卻還是說LED沒定義。
作者:
sieg70
時間:
2012-8-14 01:34 PM
建議你直接找北瀚科技的FAE問.
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2