Chip123 科技應用創新平台

標題: 想詢問使用DC合成，為何硬體卻動不了 [打印本頁]
作者: lj0113    時間: 2011-3-27 09:48 PM
標題: 想詢問使用DC合成，為何硬體卻動不了
本帖最後由 lj0113 於 2011-3-27 10:07 PM 編輯 - ~/ T3 U! K) H9 r. x4 d5 K' ~: P

6 m* v, g  B9 v, {2 U& l1 E& v各位先輩：
" F0 Z( f3 C/ U- Y: g) M( K+ B+ m
小子目前在處理一個硬體，合成後其輸出waveform經過reset，然後再幾個clock cycle  其輸出就開始呈現unknow狀態
. z; d/ n6 Q4 N1 y- i% F+ X( N由於這個硬體不是我負責  我得負責把它合成出來....造成我不確定原因是否是rtl亦或是我DC constraints下的不夠好/ w% R3 |# \/ ]. B0 m
但我知道有人合成完後，電路是可以function work(不過我實在不太好意思  一直去打擾那人= =). A! C5 w3 s0 a1 J: Z: I
3 F' L3 g9 H. C& ~; F" t/ \. c& A
以前我用類似這樣的constraint去合成比較小的電路都是ok的，目前這個電路真的比較大，所以我在想說百分之百一定是DC這邊constraint設定不好= =
& E3 N# R( A3 n2 \( b; d導致我合成出來的硬體造成輸出都是unknown
4 r- A8 n3 g. `K了一些資料  但尚未發現一絲一毫哪裡有錯....0 g; }: [' \1 W+ S$ y( B
我的constraints大致設定如下東西   使用的製程是TSMC 0.18um：/ r& o9 |. \, b6 P
$ E) J' D% h& ~+ g% C
建立clock0 r, J/ W! s# x" U

3 p% F* D* x% t1 ~4 v  [9 T. qset_wire_load_model -name tsmc18_wl10 -library slow
8 h8 p5 R1 u8 k8 [% M( }6 zset_driving_cell -library slow -lib_cell DFFX1 -pin {Q} [remove_from_collection [all_inputs] [get_ports clk]]
9 |; b% f( @- A4 rset_driving_cell -library slow -lib_cell BUFX4 -pin {Y} [get_ports clk]8 h8 t2 J, |' m+ G' j
set_input_delay  [expr $clk_in_delay + $clk_in_pad_delay]                  -clock clk [remove_from_collection [all_inputs] [get_ports {clk}]]
2 U( G+ y1 p( Sset_output_delay [expr $clk_out_delay + $clk_out_pad_delay]           -clock clk [all_outputs]5 P7 i/ s. j4 J7 E) @
set_load  [load_of "slow/DFFX2/D"]  [all_outputs]7 X% @, h6 T' E5 ^  V
[remove_from_collection [all_inputs] [get_ports {clk rst_n}]]
作者: leonhsu    時間: 2011-4-7 12:42 AM
可以查一下是timing 的問題，還是function的問題，
# m# B* ~8 N; u9 c* f, u; T跑一下Sta 和 LEC 吧！
作者: digo    時間: 2011-4-19 10:10 AM
你的design有multi clock嗎？如果沒的話，我猜是你reset的constraint有問題，不然就直接看一下waveform就好囉，剛reset完就變unknown，還滿好追的吧？
( u* }( P$ A8 n- g' f( P/ x# {2 `# U+ J6 P$ Q5 I6 Y) i% N
既然有人合出來可以動，何不跟他要script來trace比較看看呢？不用一定要叫他解釋啊，你都會synthesis了，會看不懂他的script嗎？
作者: richard0301    時間: 2011-7-22 08:24 AM
先check reset是同步reset,還是非同步reset,同步的看一下是否有recovery/removal violation ,非同步就看你testbench產生reset的時機



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2