Chip123 科技應用創新平台
標題:
關於南科的邏輯分析儀Agilent 16903A
[打印本頁]
作者:
tshiu
時間:
2009-8-13 03:31 PM
標題:
關於南科的邏輯分析儀Agilent 16903A
請問若是我的flash adc的output buffer是使用open drain雙端輸出
: ]1 z$ l% Y3 i# O
open drain的外接電阻應該估計多少(100歐姆或是500歐姆)
& [2 \1 R4 [9 e) {/ V
還有這台Agilent 16903A 可以判斷出差動訊號嗎?
& r% v7 t( r9 @' k0 p& P5 G! a
以下儀器資料摘自CIC網頁
6 g7 Z$ w' n9 F l( m' L9 g
Logic Analyzer: Agilent 16903A
# c, L9 {# z3 k9 t: d! N: Y
Logic analyzer module:16760A
4 z" H: t: Z+ i& p; s
Channels: 34
# ?5 G4 g( D/ z+ F
Maximum state rate (half channel): 800MHz
( C6 j/ \5 ^; r. b5 D
Memory depth: 64M
5 C! s# b: ?' n) L
Maximum date rate:1.5 Gb/s
5 S8 g9 t6 H2 F; c
Support single-ended and differential signals
& e& g8 N" s3 [4 a. ^* X" l
Pattern generation module: 16720A
/ L& _3 Y) k+ F' C$ v
Channels: 48
" j& F$ w- P8 [+ C. H9 D% t
Maximum clock (half channel): 300MHz
% e# K7 R @' J" I8 f3 }
Memory depth: 8M
, C# w7 B8 m/ ^! Y. T
Logic levels supported: 1.8V, 2.5V, 3.3V
作者:
tshiu
時間:
2009-8-21 10:04 AM
南科詢問的結果是可以使用open drain的差動輸出
! `/ n& d3 z( B( I! U) b
不過還是不懂為何論文上不用inverter而要用open drain當output buffer
作者:
tshiu
時間:
2009-12-23 03:06 PM
請問有人知道模擬adc若使用matlab
3 e& D% Q3 A5 R" b7 B% s/ k( ]
要如何寫才可以使模擬結果接近量測的方式
% e2 r- T E/ }% a9 ^- k( q8 {( d
因為我發現寫法不同結果差很多
2 r, h1 h0 @+ i, I4 D8 C; C
取的點數不同也會差很大
Y; }- t" O- u- s8 {/ _
請問應該取多少點才算準確又有效率呢
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2