Chip123 科技應用創新平台

標題: sample hold的電路佈局 [打印本頁]
作者: w765432001    時間: 2009-7-24 01:55 PM
標題: sample hold的電路佈局
最近在將adc的電路作佈局，而完整電路跑過c+cc後，效能比原先pre-sim掉了1bit，" ?, G+ V$ {9 v( }# I! q7 F
因此最近將前端smaple-hold amp電路拿來跑r+c+cc的測試，結果輸出結果幾乎failed掉，
6 c' t$ a8 N: ^3 u; Q. H因此想請問是否我在佈局上擺放位置不好，
) z  d# n. y& ]1 {  |, ~5 h8 ?或是若要降低r的影響該怎樣修改，
7 n0 s7 X# S9 `4 t+ M1 Q4 u6 d0 u. ]4 T能提供點意見。- h! A$ N! V2 o
! e- [9 z  ~; g2 L; T7 R% a
電路圖" ~! V" d5 @1 N* }6 y9 }) b. ^
[attach]7518[/attach]: p% A$ M. E, u* L: U' N

/ \! `% B/ Q; @' X佈局示意圖
) j# l  R8 ]5 \$ _6 v  _, Y% \+ h  S+ h2 y
[attach]7517[/attach]



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/) Powered by Discuz! X3.2