Chip123 科技應用創新平台
標題:
一個hspice模擬的問題
[打印本頁]
作者:
jeffyoung
時間:
2008-1-6 12:57 AM
標題:
一個hspice模擬的問題
小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
: a+ Q3 @" e1 q4 E
可是在模擬時都一直出現 **error**: internal timestep too small in transient analysis
) v$ ^1 K. B. j( m9 a/ ^* ~
. d; E) |# _$ G$ D& h
不知道是不是我給的訊號有問題:
$ }) e$ B+ M- A- O* u
.op
3 v+ B" B( W' B/ G6 i
.probe v(data) v(clk) v(q) v(qb)
6 y" l+ N; P6 L- q
.tran 0.1n 50n
& `2 T' I; O- R: V! f1 \
) _4 H0 c8 Z" E1 E( p( V1 B: n* X
3 J" G, z. j+ o/ _! e/ ~6 B
Vdd VDD! 0 dc 3.3
4 u' [& W) V& J' e& Q
Vss VSS! 0 dc 0
' e j, y4 V9 H0 N7 Y0 P; Q5 s" D
7 }* ?, }2 N7 D. C5 T
vclk clk gnd pulse 0 3.3 0.1n 0.1n 0.1n 2.4n 15n
& T" Q' v0 ]$ V7 r& Z1 y! ^6 M# Q
vin data gnd pulse 0 3.3 0n 1n 1n 9n 20n
1 T. X T" `/ r
3 l4 t9 Q+ D- u r+ p# X4 I
7 y3 \) Q. L1 u. P- N- v, r
請各位前輩指導一下小弟!!
作者:
mywu
時間:
2008-1-6 11:58 AM
這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n
作者:
m9507314
時間:
2008-1-7 12:20 AM
D flipflop 會出現 internal timestep too small in transient analysis:o
2 @$ u" P* B% D6 V& Y5 H
除了樓上大大講的要檢查外
% [5 L1 \, d* Q) b% }) o
檢查你的電源.global vdd gnd
7 E* q/ |) x; o( `' ` v- S
我覺得你vdd 跟gnd的node好像很不一致
8 t+ C6 W4 N2 |) N0 Z
這也可能會導致小電路出現internal timestep too small in transient analysis
作者:
vjc5
時間:
2008-1-7 09:34 AM
我認為是初始值的問題.
' x+ g$ D8 z M$ A& r. G
數位電路做模擬時, 常常會忽略
/ Q$ e, x; y! z* i+ \4 z
參考囉
作者:
jeffyoung
時間:
2008-1-7 11:18 PM
小弟 我把時間改成 .tran 50p 100n 就ok了
- g2 Q+ b7 f. l: M; v5 u v
6 M$ \2 w9 G7 T+ E
看來是我的時間設定的問題
8 @6 ?" P; [( R- h1 v
, [* Q; Q# F: p* Q1 s9 ~! {
謝謝各位大大的意見!
作者:
zmhung
時間:
2008-1-8 10:37 PM
雖然你已經解決了 不過我還視覺的VJC5的論點是比較通用的.希望你試試看^^
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2