Chip123 科技應用創新平台
標題:
op單級放大器layout之問題？
[打印本頁]
作者:
shihchia
時間:
2007-12-8 05:44 PM
標題:
op單級放大器layout之問題？
前幾天Layout op的電路，在DRC執行時，發現錯誤訊息
% o9 V# A5 ?! Q- b& @" J) t
也問過我們學校的助教們
9 K/ @# l- b, N9 }/ d T
但重新依照他們的指式在畫過
* M' H5 Q: |: z0 m* o# O
( _ G+ ?; v) u3 q! T+ j
依然還是一樣的錯誤訊息！
4 m8 c, T8 Y5 _" s$ S0 j
# O+ m) x4 k/ w# O* U( l
LATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
/ ~+ q# _3 q' w5 ?. b
這個問題一直指ｎｍｏｓ的那顆電晶體的問題
* n) p1 x0 v! z8 F" W
我也問過其他老師、他說要拉超過20um
; Q8 G4 u7 N7 Y. r7 \- ~
但我不清楚、是要拉ｎｍｏｓ與電源的長度要超過２０um嗎
4 u" u @) }6 r& E0 z
3 f) \ m! `7 C6 u
類比電路果然難理解
% y; y3 Y/ `6 O) E" ]/ c9 M' T8 M
9 h9 _* y- G! [* f: q# W
希望大家能幫幫我的忙唄！！！
作者:
m851055
時間:
2007-12-8 07:38 PM
其實很簡單就是，就是P-well中的P+ OD要與NMOS的N+ OD 間距 要有20um以上。
. z! I) a8 K3 b4 B6 d9 _5 M/ m
在錯誤訊息已經很清楚說是space了。try看看吧。我覺得你的教授可能誤解了，或看錯了。
作者:
m851055
時間:
2007-12-8 09:53 PM
try 看看畫20um的間距，如果不行在做討論...........。
作者:
shihchia
時間:
2007-12-8 11:06 PM
P-well中的P+ OD要與NMOS的N+ OD
1 p' s$ K6 Z, e! b, O% L
. q0 y! C8 Q+ e" U! u) F$ Y$ U
這個我有點看不懂是什麼意思！
8 X5 s8 `" T+ T% B: m
可以在詳細講明白一點嗎!!!
" u3 f4 Q5 [# A5 K
) I. ]. Q. ~9 g8 y$ g1 ~# V" z
OD是什麼意思？
, m F8 m( Z# v# f' ^$ K7 J" a
P-well不是nmos的p基體嗎？
% c) c" w! ?6 j( K) D) j, Q& H
# v# D( t9 I/ j4 g6 m* |7 ? v7 Z
不好意思！現在還是初學者、所以有一些專有術語看不懂!!!
作者:
egg
時間:
2007-12-9 02:54 AM
這條是check latch-up的drc rule
$ `! T5 x- W6 c6 O. c: i+ h* C3 e! Z6 O
是說你的NMOS在20um內必須要有body_contact(subtract_contact)
) ]& D7 w8 \% g# q( S
20um半徑圓內打幾顆P+_contact
5 w. | b# u/ A/ _% M" t# x; n0 ~6 x
就會解掉這條了
作者:
m851055
時間:
2007-12-9 01:49 PM
OD=Active=Diffusion
3 u0 E! q9 v3 u: g! H6 {0 W/ O
+ [3 `3 L- N9 Y y
在NMOS半徑20um以內畫上，P+ OD(P+ & Active)就好了。
作者:
motofatfat
時間:
2007-12-10 10:35 AM
應該是body or base 離的太遠
5 k4 m2 J7 [0 D! s* `
要在20UM內 以PMOS 而言 在NWELL 內
5 A* R3 p" r- _7 a
加 N+DIFF ㄉ地方
; W( z, W' D0 v$ K
- | w: a2 G5 N' ^# \
以NMOS 而言 即是 P+DIFF ㄉ地方
作者:
skeepy
時間:
2007-12-12 02:00 PM
LATI3 {@ P-Well Pick-Up to Nmos Max Space < 20um NASD Not PPKUP}
; \' P. P( O8 n5 o) x
就說明要小於20um了，怎麼會要拉超過呢？
4 Y- K6 }' u! u; [5 X
簡單而言就是pmos用n+ring圍起來，nmos用p+ring圍起來是最保險的。
作者:
tubaaa3210
時間:
2007-12-14 04:35 PM
表示你的BULK OD 離 MOS OD 超過20UM
/ L* b) y; a. }9 B9 K( O% N- z; ?9 z
但是BULK上面一定要打CON. 且MOS OD上也是要打CON.
7 u4 c: V, l$ V
這就是樓上說的LATCH-UP的問題
作者:
yoyo20701
時間:
2007-12-22 06:23 PM
嗯~~~多謝大大講解的那麼清楚~~讓我這個門外漢~~~有更一層的了解
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com/)
Powered by Discuz! X3.2